第五章_I_O接口技术祥解.pptVIP

第五章 I/O接口 §5.1 接口概念 §5.2 CPU与I/O设备之间的接口信息 §5.3 CPU与外设之间的数据传送方式 LOOP1: IN AL,STATUS_PORT ;读入状态值 TEST AL,80H ;READY=1？ JZ LOOP1 ;未准备好?循环 IN AL,DATA_PORT ;是,输入数据 LOOP2: IN AL,STATUS_PORT ;读状态信息 TEST AL,80H ;检查BUSY位 JNZ LOOP2 ;BUSY=0? MOV AL,STORE ;为零,取数据 OUT DATA_PORT,AL ;数据端口输出 DMA控制器具有以下功能： 向CPU发出HOLD信号。 当CPU发出HLDA信号后,接管对总线的控制，进入DMA方式。 发出地址信息，能对存储器寻址,能修改地址指针。 能发出读或写等控制信号。 能决定传送的字节数,判断DMA传送是否结束。 发出DMA结束信号,使CPU恢复正常工作状态。 DMA方式数据传输的步骤： DMA启动 DMA请求 DMA响应 DMA操作 DMA撤消 DMA启动 ⑴ 向DMA控制器的地址寄存器中送入设备号并启动设备; ⑵ 将主存中数据区首地址送入DMA控制器的地址寄存器中; ⑶ 将辅存数据缓冲区首地址送入DMA控制器的设备地址寄 存器中; ⑷ 将要传送的数据字节数或字数送入数据计数器中。 DMA请求 DMA控制器收到上述控制命令后，向外设接口提出传送数据请求。外设接口准备好了接收或发送数据时，就会给出DMA请求信号，DAM控制器向CPU提出总线请求信号。 DMA响应 CPU完成一个机器周期的操作后，就响应DMA总线请求，首先让出总线控制权，即将CPU内部的总线缓冲器及输入输出控制信号线置成高阻状态，以便将总线使用权让给DMA控制器，并向DMA控制器发出总线响应信号。 DMA操作 DMA控制器收到总线响应信号后，向外设发出DMA应答信号，并成为总线上的主设备，控制外设与主存之间的数据块传送操作。 每传送一个字节或一个字，DMA控制器中的主存地址计数器内容加1，而数据计数器内容减1，直到该计数器其值为0为止。 DMA撤消 总线请求撤消后，CPU恢复了对总线的控制权，以便进行数据传送后的处理。 三态 缓冲器 输 入 设 备 地址 译码器 1 数据 RDY DB AB IO/M RD CPU 中断请求 触发器 数据 锁存器 +5V 中断传送方式输入接口电路 Q D INT 状态信号 数据 锁存器 三态 缓冲器 1 §5.3.3 中断方式 1. 输入设备准备就绪，发出就绪状态信号，数据暂存在锁存器中，同时中断请求触发器置“1”，向CPU发出中断请求信号； 2. CPU响应中断，执行中断服务程序，从数据端口输入数据，同时将中断请求触发器置“0”，撤销中断请求； 3. CPU返回被中断的程序。 中断传送方式的过程： DMA传送方式的提出 §5.3.4 直接存储器存取(DMA)控制方式 DMA(Direct Memory Access)直接存储器存取控制方式下，I/O设备是和存储器直接交换信息，不需要CPU介入，外设与存储器间的数据传输是在硬件的作用下完成的。 优点：传输速度大幅提高。 DMA方式下，外设利用专门的接口电路直接和存贮器进行高速数据传送，而不经过CPU。数据的传输速度基本上决定于外设和存储器的速度。 §5.3.4 直接存储器存取(DMA)控制方式 主存 I/O设备 CPU 改进 主存 I/O设备 总线 使用直接存储器传送方式(DMA)，实现数据块操作。 §5.3.4 直接存储器存取(DMA)控制方式 数据端口 状态/控制端口 §5.3.4 直接存储器存取(DMA)控制方式 CPU 存 储 器 地址寄存器 计数器 控制/状态寄存器 DMA控制器 数据缓冲 寄存器 DMA 请求 寄存器 输入设备 HOLD HLDA DMA响应 DMA请求 Ready §5.3.4 直接存储器存取(DMA)控制方式 §5.3.4 直接存储器存取(DMA)控制方式 §5.3.4 直接存储器存取(DMA)控制方式 §5.3.4 直接存储器存取(DMA)控制方式 主讲：焦明海 Email：mhjiao@cc.neu.edu.cn * 主讲：焦明海