第六章采用中、大规模集成电路的逻辑设计祥解.pptVIP

第六章 采用中、大规模集成电路的逻辑设计 6.1 二进制并行加法器 6.2 数值比较器 6.3 译码器 6.4 多路选择器 6.5 计数器 6.6 寄存器 6.0 引言 小规模集成电路仅仅是器件（如门电路或触发器）的集成 中规模集成电路是逻辑部件（如译码器、计数器等）的集成 大规模、超大规模集成电路是一个数字子系统或整个数字系统的集成 6.1 二进制并行加法器 二进制并行加法器是一种能够并行产生两个二进制数算术和的逻辑部件，它由若干个全加器组成，较低位全加器的进位输出与较高位全加器的进位输入相连。 6.1 二进制并行加法器 先行进位：使较低位的进位信号越过中间各级直接决定较高位的进位输出，各位的进位直接由被加数和加数决定，而不需依赖低位的进位。 6.1 二进制并行加法器 6.1 二进制并行加法器 例：使用74283设计4位加减法器 6.1 二进制并行加法器 6.1 二进制并行加法器 6.1 二进制并行加法器 6.1 二进制并行加法器 6.1 二进制并行加法器 6.1 二进制并行加法器 6.2 数值比较器 两个数的比较是一种逻辑运算，它确定其中一个数是大于、小于还是等于另一个数。 用来比较A和B两个整数而确定其相对大小的逻辑电路称为数值比较器。 常用的中规模集成电路数值比较器有四位数值比较器和八位数值比较器等。 6.2 数值比较器 6.2 数值比较器 例4 用两个7485，设计一个8位数值比较器 6.2 数值比较器 用数值比较器和门电路设计比较两个五位二进制数大小的电路。 6.2 数值比较器 6.3 译码器 译码器是一种多输出组合逻辑部件，它能将n个输入变量变换成　个输出函数，并且每个输出函数对应于n个输入变量的一个最小项(最小项取反)。 6.3 译码器 例5 用74138 设计全减器 6.3 译码器 例6 用74138实现逻辑函数 6.4 多路选择器 6.4 多路选择器 6.4 多路选择器 例7 用74153实现逻辑函数 6.4 多路选择器 例8 思考： 1 2 3 实验十三 (三) 使用八选一多路选择器和3-8译码器设计一个三位二进制等值比较器 某汽车驾驶员培训班结业考试，有三名评判员，其中A为主评判员，B、C为副评判员， 评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。 试用74LS138和与非门实现此功能的逻辑电路。 解：根据设计要求，设输入变量为A（主评判员）、B、C（副评判员）=1时，认为合格；A、B、C=0时认为不合格；输出变量为L=1通过，L=0不通过。 6.5 计数器 计数器是一种对输入脉冲信号进行计数的时序逻辑部件。 计数器可分为同步计数器和异步计数器；二进制计数器、十进制计数器；加法计数器，减法计数器和加减可逆计数器等。 典型的中规模集成电路计数器（如74193）是四位二进制同步可逆计数器。 6.5 计数器 6.5 计数器 例9 设计模十计数器 6.5 计数器 例10 设计模12减法计数器 6.6 寄存器 寄存器是数字系统中用于存放数据或运算结果的逻辑部件，它具有接收数据、存放数据或传送数据的功能。 在实际应用中，除要求寄存器具备上述基本功能外，还应具有左、右移位，串、并行输入，串、并行输出以及预置、清零等多种功能。 四位双向移位寄存器是常用的中规模寄存器。 6.6 寄存器 6.6 寄存器 6.6 寄存器 例11 使用74194 设计模4计数器 6.7 只读存储器 只读存储器（ROM）是数字系统的重要组成部分，只能重新读出，不能再写入新数据的存储器，通常用来存储不需要改变的程序和数据。信息断电后仍保持不变。 从存储器结构的角度来看，ROM可以看成是由地址译码器和只读不写存储体所组成。 6.7 只读存储器 6.7 只读存储器 例12 设计8421码转格雷码 6.7 只读存储器 例13 设计一个∏发生器，输入是4位8421码，输出为∏，取小数点后15位， ∏=3.141592653589793 6.7 只读存储器 6.8 可编程逻辑阵列 “与”阵列和“或”阵列均可以编程的逻辑器件－－PLA PLA的逻辑结构与ROM类似，所不同的是n个变量的“与”阵列不再产生　个最小项，而是有n个“与”门提供n个“与”项，每个“与”项与哪些变量有关由编程决定。“或”阵列通过编程可选择需要的“与”项相“或”，形成“与-或”项。由PLA实现的“与-或”函数是最简“与-或”表达式。 6.8 可编程逻辑阵列 6.8 可编程逻辑阵列 6.8 可编程逻辑阵列 例14 实现以下逻辑函数 1、根据输入变量，判断地址位数； 2、根据输出函数个数，判断输出变量个数； 3、化简函数，找出独立的与项，对应为与阵列的个数； 4、对每个输出函数的与或表达式，在或阵列上画“*”。 例15 用PLA设计一个