山东建筑大学出租车计价器电路设计分析报告.docVIP

目 录 目 录 0 摘 要 1 1.设计目的和要求 2 2.设计原理 3 3.设计内容 5 3.1分频器 5 3.2计数器 6 3.3里程计数器 7 3.4计费模块 8 3.5译码显示 8 结论及致谢 9 参考文献 10 附录 11 摘 要 随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。利用Verilog HDL语言 本设计采用Verilog HDL硬件描述语言探讨了出租车自动计费电路的设计思路和功能模块划分。然后，初步探讨了电路逻辑综合的原理，该软件对出租车自动计费电路进行了逻辑综合。最后，使用EDA实验开发系统进行电路的下载和验证。验证结果表明设计的出租车自动计费电路完成了预期的功能。 1.设计目的和要求 出租车计价器电路设计要求：设计一个出租车计价器，该计价器计费系统技术, 它将会实现计数的功能，并且通过外围的电路把所实现的功能实现出来。 2.设计原理 以下为硬件电路的结构简图： 各模块的组成和原理： （1）时钟控制模块，此模块是555电路所构成的。 （2）下载电路模块，此模块主要由下载线组成。 作用：使PC机中编写的Verilog HDL语言的程序下载到CPLD芯片中，使电路实现所需的功能。 （3）开