微机原理与接口技术v-课件.pptVIP

线选法小结 构成简单 有地址重叠，地址空间严重浪费 有可能地址不连续 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 常用的4:16译码器：74LS154 译码器74LS138 74LS138的功能表 片选输入 编码输入 输出 G1 G2A* G2B* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ××× 全无效） （2）部分译码 部分译码：只有部分高位地址线参与对存储芯片的译码 仍然存在地址重叠 可简化译码电路的设计 但系统的部分地址空间将被浪费 部分译码示例 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A G3 G2 G1 IO/M CE CE CE CE Y0 Y1 Y2 Y3 A19 ~ A15 A14 ~ A12 A11 ~ A0 一个可用地址 1 2 3 4 ××10× ××10× ××10× ××10× 000 001 010 011 全0 ~ 全1 全0 ~ 全1 全0 ~ 全1 全0 ~ 全1 20000H ~ 20FFFH 21000H ~ 21FFFH 22000H ~ 22FFFH 23000H ~ 23FFFH ⑶全译码 全译码：所有的系统地址线均参与对存储单元的译码寻址，包括 片内译码：低位地址线对芯片内各存储单元的译码寻址 片选译码：高位地址线对存储芯片的译码寻址 采用全译码，每个存储单元的地址都是唯一的，不存在地址重叠 译码电路可能比较复杂、连线也较多 全译码示例 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12 ~ A0 A19A18A17A16A15A14 A13 A19 A18 A17 IO/M A15 A14 A13 A16 C B A G3 138 2764 A12～A0 CE Y6 G2 G1 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系： 地址空间的选择（例如接系统的IO/M*信号） 高位地址的译码选择 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 存储芯片的读写控制 芯片OE*与系统的读命令线相连 当芯片被选中、且读命令有效时， 存储芯片将数据送到数据总线 芯片WE*与系统的写命令线相连 当芯片被选中、且写命令有效时， 允许将总线上的数据写入存储芯片指定单元 存储器与CPU连接基本步骤 ①选择合适的芯片，计算所需要芯片的数量 ②确定分组，即进行数据位的扩充 ③画出地址分配图/表 ④确定片选、字选所需要的地址线 ⑤画出片选译码电路 ⑥画出存储器与AB的接口连线图 ⑦画出存储器与DB的接口连线图 ⑧画出存储器与CB的接口连线图 例题1 为某8位机（地址总线为20位）设计一个容量为4KB RAM，若用2114芯片组成，地址范围为12000H~12FFFH，请画出连接图。 ①计算芯片数目 2114:（4K×8）/（1K×4）＝8 ②分组 2114: 每组8/4=2块芯片，容量为1K×8 共需要4组，片选至少需要2根地址线 每组字选需要10根地址线 地址分配图并确定地址译码线 A19A18A17A16 A15A14A13A12 A11A10 A9A8 A7A6A5A4 A3A2A1A0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0