基于FPGA的出租车计价器设计教案分析.doc

华中科技大学文华学院 《集成电路课程设计》报告 基于FPGA的出租车计价器设计 姓名：吴响 学号：070110011130 班级：2007级1班 同组者姓名：胡文博，吴响，彭考考 院系：信息科学与技术学部 专业： 电子科学与技术 目录 摘要 3 1.引言: 3 2.系统规范： 3 2.1出租车计价器的要求： 3 2.2系统组成框图： 3 3.各模块设计： 4 3.1分频模块： 4 3.1.1．计数器的分频模块： 4 3.1.3．计数器的分频模块VerilogHDL源代码： 5 3.1.4．仿真的结果： 5 3.1.5．数码管的分频模块： 5 3.1.6．具体框图： 5 3.1.7．数码管的分频模块VerilogHDL源代码： 5 3.2计程模块： 6 3.2.1．计程模块的框图： 6 3.2.2．计程模块的VerilogHDL源代码： 6 3.2.3．计程模块的仿真结果： 7 3.3计时模块： 8 3.3.1．计时模块的框图： 8 3.3.2．计时模块的VerilogHDL源代码： 8 3.3.3．计时模块的仿真结果： 9 3.4控制模块： 9 3.4.1．控制模块的框图： 9 3.4.2．控制模块的VerilogHDL源代码： 9 3.4.3．控制模块的仿真结果： 10 3.5计费模块: 10 3.5.1．计费模块的框图： 10 3.5.2．计费模块的VerilogHDL源代码： 10 3.5.3．计费模块的仿真结果： 11 3.6数码管显示模块： 11 3.6.1．数码管显示模块的框图： 11 3.6.2．数码管显示的VerilogHDL源代码： 11 3.7顶层模块： 13 3.7.1．顶层模块的VerilogHDL源代码： 13 4.验证方案： 14 4.1验证的流程图： 14 4.2验证的VerilogHDL源代码： 14 4.3系统仿真： 14 5.综合： 16 5.1 Quartus II软件综合的报表： 16 5.2综合的RTL级电路： 17 6.结束语： 17 7.参考文献: 18 基于FPGA的出租车计价器设计 摘要介绍了出租车计费器系统的组成及工作原理，简述了在EDA平台上用器件构成该数字系统的设计思想和实现过程。论述了计程模块计费模块译码动态扫描模块等的设计方法与技巧。 随着EDA技术的高速发展，电子系统的设计技术发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。本文介绍了一个以Altera公司可编程逻辑芯片为控制核心、附加一定外围电路组成的出租车计费器系统。随着社会的不断进步，人们生活水平的不断提高，出租车逐渐成为人们日常生活不可缺少的交通工具。而计价器作为出租车的一个重要组成部分，关系着出租车司机和乘客双方利益，起着重要的作用，因而出租车计价器的发展非常迅猛。 ◇ 行程3公里内（包括3公里），且等待累计时间2分钟内（包括2分钟），起步费为6.0元； ◇ 3公里外（不包括3公里）以每公里1.0元，等待累计时间2分钟外（不包括2分钟）以每分钟以1.0元计费。 ◇ 能显示行驶公里数、等待累计时间和最后的总费用。 本计费器的显示范围为0～99元，计价分辨率为1元；计程器显示范围为0～99公里，分辨率为1公里；计时器的显示范围是分钟的显示范围是0—99, 辨率为1分钟。秒的显示范围是0—59。分辨率为1秒。 2.2 系统组成框图： 出租车的一般计费过程为：出租车载客后，启动计费器，整个系统开始运行，里程计数器和时间计数器从0开始计数，费用计数器从6开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态，则计程器开始加计数，当路程超过三公里后，计费器以每公里1元累加。若出租车停止等待状态，则计时器开始加计数，当时间超过两分钟后，计费器以每分钟1元累加。出租车到达目的地停止后，停止计费器，显示总费用。 根据出租车计费器的工作过程，本系统采用分层次、分模块的方式设计，其本系统组成框图如下所示。其中行驶路程计数模块、等待时间计数模块和计费模块，用来统计路程、等待时间和总费用，控制模块是用来控制计费模块，数码管显示模块用来显示行驶的公里数、等待累计时间和总费用等信息。系统框图如下所示： 3 .各模块设计： 本系统采用层次化、模块化的设计方法，设计顺序为自下向上。首先实现系统框图中的各子模块，然后由顶层模块调用各子模块来完成整个系统。为了便于显示，这里的路程、时间和费用计数器均用十六进制表示。 3.1分频模块： 3.1.1计数器的分频模块： 3.1.