计算机组成实验-实验四.docVIP

淮海工学院计算机科学系 实验报告书 课程名：《计算机组成与系统结构》 题 目： 实验三 储存器、总线实验 班 级： 学 号： 姓 名 一.实验目的 1. 掌握静态随机存储器RAM工作特性。 2. 掌握静态随机存储器RAM的数据读写方法。 3. 理解总线的概念及其特性。 4. 掌握总线传输控制特性。 二.实验设备 ZYE1601B计算机组成原理教学实验箱一台，排线若干。 三.实验原理 存储器实验原理 实验所用的半导体静态存储器电路原理如图1-6所示，实验中的静态存储器由一片6116（2KX8）构成，其数据线接至数据总线，地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。INPUT单元的数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。 图1-6 存储器实验原理图 地址总线为8位，接入6116的地址A7—A0，将6116的高三位A8－A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。本实验中将OE常接地，在此情况，当CE=0、WE=0时进行写操作，CE=0、WE=1时进行读操作，其写时间与T3脉冲宽度一致。 实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由“SWITCH”单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。 总线控制原理 总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。 图1-8 总线示意图 总线传输实验框图如图1-8所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。 四.实验步骤 存储器实验步骤 1. 形成时钟脉冲信号T3，具体接线方法和操作步骤如下： ① 将时序电路模块中的CLOCK和CK排针相连，TS3和T3相连。 ② 在时序电路模块（SIGNAL UNIT）中有两个二进制开关“SP03”和“SP04”，将“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，只要按动微动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。 2. 按图1-7连接实验线路，仔细查线无误后接通电源。 图1-7 存储器实验接线图 3. 给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例） 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例） 总线控制步骤 1. 根据挂在总线上的几个基本部件，设计一个简单的流程： ①输入设备将一个数打入地址寄存器。 ②输入设备将另一个数写入到当前地址的存储器中。 ③将当前地址的存储器中的数用LED数码管显示。 2. 按照图1-9实验接线图进行连线，仔细检查无误后，接通电源。 3. 具体操作步骤图示如下： 初始状态应设为：关闭所有三态门（SW_G=l，CE=l，LED_G=1），其他控制信号为LDAR=0， WE（RAM）=l，WE（LED）=l。然后按下面的步骤实验（注意执行时的先后顺序）。 五.测试数据与实验结果 存储器实验截图 图2-1向00号单元写入11(其他的写入截图略) 图2-2 读出第00号单元中的内容11 图2-3 读出第01号单元中的内容22 图2-4 读出第02号单元中的内容33 图2-5 读出第03号单元中的内容44 图2-6 读出第04号单元中的内容55 总线控制试验截图 图2-7 图2-8 六.结果分析与实验体会 吸取了头两次实验的教训，这次实验的一开始我和搭档就非常认真的阅读实验指导书，在仔细熟悉每一步的实验步骤后，我们才开始小心的连线。并且进行两次的检查。所以，这次的实验做的非常顺利。 通过这次实验，我巩固了一下知识： 一般计算机系统使用的随机存取内存(RAM)可分动态与静态随机存取内存(SRAM)两种，差异在于DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。 SRAM存储电路以双稳态触发器为基础，其一位