数字系统设计期末试卷参考答案(08级).docVIP

08级“数字系统设计”期末考试参考答案 填空（每空1分，共15分） 互补(mi=Mi() RS触发器、RS=0 输入、电路的原状态 实体说明、结构体 低电平 16 0 时钟 A1、A2 …… An中有奇数个1 同步、异步 单项选择题（每小题1分，共10分） （ C ） （ ） （ D ） （ A ） （ B ） （ C ） （ C ） （ B ） （ D ） （ A ） 判断改错题（判断下列命题是否正确，若错误，请改正过来，每小题2分，共20分） 错，可以定义其类型为STD_LOGIC，但是不能是BIT，因为BIT类型不能表示高阻态。 对。 错， OC门能完成“线与”逻辑功能，而TTL与非门不允许线与。 对。 错，多余的输入端可以接地，或与有用输入端并接。（ ） 对。 对。 对。 错，两个状态等价的条件是，所有输入情况下它们对应的输出以及次态都是相同的。 错，奇偶校验可以检测出奇数个码元发生错误的情况 逻辑函数化简，写出步骤（+6＝分） 方法一： F(A,B,C,D)=(ABCD)(+( ABC)(D+(AB)(CD+(AB)(CD(+A(BCD(+ABC(D+ABCD(+A(BCD)(+AB(CD( =A(+B(+C(+D(+(A(+B(+C()D+( A(+B()CD+( A(+B()CD(+A(BCD(+ABC(D+ABCD(+A(B(+C(+D()+ AB(CD( = A(+B(+C(+D( 方法二： 由函数式可画出卡诺图如下： CD AB 00 01 11 10 00 1 1 1 1 01 1 1 1 1 11 1 1 0 1 10 1 1 1 1 由卡诺图化简得：F= A(+B(+C(+D( 输入ABCD为8421BCD码，故取值为0000(1001，当取值为0000、0011、0110、1001时，F=1，取其他的8421BCD码时，输出为0；1010(1111为无关项，由此可画出卡诺图如下： CD AB 00 01 11 10 00 1 0 1 0 01 0 0 0 1 11 X X X X 10 0 1 X X 由卡诺图可得F的最简与或式为： F=A(B(C(D(+AD+B(CD+BCD( 按要求完成下列各题，并写出分析步骤（+6+6＝1分） （分）分析下面的电路是否存在竞争-冒险现象？ 由逻辑电路图可写出函数表达式： F=AC+A(C(+A(B，当B=C=1时，F=A+A(，故该电路存在竞争-冒险现象 （6分） 方法一： 74283的输出S= A4A3A2A1+ B4B3B2B1+C0= ABCD+A(A(0A( 输入ABCD是余3码，即取值范围为：0011(1100 当ABCD=0011(0111时，A=0，74283的输出S=ABCD+1101=0000(0100 当ABCD=1000(1100时，A=1，74283的输出S=ABCD+0000=ABCD 即：对于十进制数0(4的余3码，该电路输出0000(0100；对于十进制5(9的余3码，该电路输出为1000(1100——5421码输出 故该电路的功能是将余3码转换成5421码输出 方法二： 74283的输出S= A4A3A2A1+ B4B3B2B1+C0= ABCD+A(A(0A( 输入ABCD是余3码，即取值范围为：0011(1100，列出真值表如下： 对应的 十进制数 A B C D (余3码) S4 S3 S2 S1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 0 1 2 0 1 0 1 0 0 1 0 3 0 1 1 0 0 0 1 1 4 0 1 1 1 0 1 0 0 5 1 0 0 0 1 0 0 0 6 1 0 0 1 1 0 0 1 7 1 0 1 0 1 0 1 0 8 1 0 1 1 1 0 1 1 9 1 1 0 0 1 1 0 0 由真值表可知，该电路的功能是将余3码转换成5421码。 （6分）由逻辑电路可知，74HC161的预置数反馈逻辑为： 设计题：根据要求设计电路，写出设计步骤（+10+10＝分） （分） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY IS PORT ( a: IN STD_LOGIC_VECTOR(3 DOWNTO 0); eo: OUT STD_LOGIC; y: OUT STD_LOGIC_VECTOR(1 DOWNTO 0)); END coder4_2; ARCHITECTURE arch OF coder4_2 IS