计算机组成原理存储系统电子工业出社罗克露资料.ppt

4、松散耦合多机系统中的存储器结构 特点：（1） 通过消息传递系统“MTS”连接多个计算 机模块。 （2）各个CPU通过自己的局部总线与自己的局 部存储器LM互连。（见下图） 三、高速缓冲存储器Cache 1、Cache的理论依据与设计思想 （1）“程序的局部性原理”是Cache的理论依据。 时间上的局部性、空间上的局部性。 （2）设计思想： 在CPU与主存之间设置一个容量不大 但速度很快的存储器（即Cache），存放主存中的部分内 容（通常是正被CPU频繁访问的）。CPU同时访问主存和 Cache，若在Cache中找到，称命中，CPU就不再访 问主存。由于程序的局部性原理，命中率会很高， 从而提高了CPU访问主存的速度。 2、地址映象 主存与Cache均划分为若干大小相等的“页”。 地址映象是指：主存中的某一页若要复制到Cache中去， 应复制到Cache的哪一页的位置上。 有三种映象方式： （1） 全相联映象方式 （2） 直接映象方式 （3） 组相联映象方式 见下面的图示。 （全相联映象方式） （直接映象方式） （组相联映象方式) 3、 替换算法 （1） 随机替换算法（RND） （2）先进先出替换算法(FIFO) （3） 近期最少使用替换算法(LRU) 四、虚拟存储器 为了扩大主存的容量，在存储管理部件（硬件）和 操作系统中的存储管理软件的支持下，将主存和辅存的 一部分作为一个整体，将它们的地址空间统一编址，为 用户提供一个比实际主存的容量大得多的地址空间，称 其为虚拟存储器。 虚拟存储器的三种模式： （1） 页式虚拟存储器、 （2）段式虚拟存储器 （3）段页式虚拟存储器 1、页式虚拟存储器 页 表 页式虚拟存储器地址转换示意图 2、段式虚拟存储器 段式虚拟存储器地址转换示意图 段页式虚拟存储器地址转换示意图 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 固化区2K*8，工作区2K*8 的存储器 例： 某模型计算机的数据总线为8位,地址总线为16位。其存储器分固化区与读写区。其中0000H—3FFFH的地址范围为固化区，A000H—FFFFH的地址范围为读写区。可选用8K×8的EPROM芯片、16K×4和8K×4的SRAM芯片来组成该存储器。请回答以下问题： （ 1）EPROM芯片、SRAM芯片的地址线，数据线各为多少位？ （ 2）固化区、读写区各应选什么芯片？各需多少芯片？写出所需片选信号的逻辑表达式，画出用上述芯片组成的存储器的逻辑电路图。 三种刷新方式的时间关系 三、主存储器与CPU连接 有4个方面的问题要注意： 1、系统模式： 有三种。 （1）最小系统模式 当系统要求存储器容量不大时，可以把 数据总线DB、地址总线AB、控制总线CB的部分直接与存储芯片相连。如下图。 （2）较大系统模式 当系统要求存储器容量较大时，需要有专门的接口芯片实现与存储器芯片的连接。例如可以有地址锁存器、数据缓冲器、总线控制器形成总线，存储器芯片就挂到总线上。见下图： （3）专用存储总线模式 当系统规模大（有较多的外部设备）且要求访问存储器的速度较高时，可以在CPU与存储器之间建立一组专用的高速存储总线。 2、速度匹配 由于CPU内部操作的速度快，而存储器的读写速度相对要慢 ，必须解决它们的速度匹配问题。有两种基本的方式： （1） 同步方式 CPU内部操作和访问存储器的读写操作设置统一的时钟周期。该时钟周期应以存储器操作所需时间为准，保证它的操作能在一个周期内完成。但对CPU内部