计算机组成习题5,6,8,9章答案.docVIP

第五章 5.1 说明主存储器的组成，并比较SRAM和DRAM有什么不同之处？为什么DRAM的地址一般要分两次接收？ 略。 5.2 有一个6K×16位的，由1K×1位的DRAM（内是×128结构）构成，：多少RAM芯片？ （2）采用异步刷新方式，如单元刷新不超过2ms，则刷新信号周期是多少？如果用集中刷新方式，刷新一遍最少用多少？6 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问： （1）该机可以配备的最大主存容量为 。 （2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需 个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为 。 （3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？ （4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。 答：（１）256KW （２）64, 15.625微秒 （３） 　高位字块标记(８位)　组地址(８位) 块内地址(２位) （４）略 5.4 设有一个4体交叉存储器，在使用时经常遇到连续访问同一个存储体的情况，会产生怎样的结果？ 答：存储器带宽降低。 5.5 某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200(s。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。 答：48.0098(s 5.6 CPU执行一段时间时，cache完成存取的次数为3900次，主存完成的存取次数为100次，已知cache的存储周期为40ns，主存的存储周期为240ns。求cache/主存系统的效率和平均访问时间？ 答：e=8/9=89% Ta=45ns 5.7 某处理器包含一片内Cache，容量为8K字节，且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16M字节。请说明： （1）Cache共分多少组？ （2）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数； 答：(1) 128组; (2) 高位字块标记(13位)　组地址(7位) 块内地址(4位) 5.8 计算机主存容量为256K字，Cache为8K字。主存与Cache之间按组相联映射，Cache的每组有4个行，每行有64个字。假设开始时Cache为空，CPU按顺序从主存地址为0，1，2，… ，8447单元执行“取“操作（不命中时，采用将主存中含有该字的块送入Cache后，再从Cache中把需要的字读出送CPU的方法），然后又重复执行20次。设Cache存取时间为主存的1/10。替换使用LRU算法，请计算上述操作总的存取时间与不用Cache相比，速度提高多少倍？ 答：约4.965倍 5.9 简述虚拟存储器的含义和作用。 略。 习题六 指令包括哪几部分？各表示什么含意？ 略 在一地址指令、二地址指令中，如何指定二个操作数地址？如何存放操作结果？ 略。 简述指令操作码的扩展技术的基本方法。 略。 某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条一地址指令，60条零地址指令。请给出指令编码示意图。 　　　　1．（7分） 14条双地址指令： 操作码（4位） 地址码A1(6位) 地址码A2(6位) 操作码: 000000～001101 80条单地址指令： 操作码（10位） 地址码A（6位） 操作码:1110××××××（64条中可选择前63条） 1111××××××（64条中可选择前17条） 60条零地址指令： 操作码（16位） 操作码: 1111111111××××××（64