导师介绍(李平)团队课题组介绍.ppt

CONFIDENTIAL 电子科技大学大规模集成电路设计中心（李平教授团队）联系人李平 教授电话：028email: pli@uestc.edu.cn 简介 电子科大大规模集成电路设计中心始建于1996年，拥有以李平教授（博导）领衔的包括多名教授、副教授及具有海内外高学历的青年教师在内的雄厚师资力量，与国内外相关公司、高校和研究机构建立和保持了广泛的实质性合作和联系。目前，本中心有博士后、博士生、硕士生100余名以及几十名为企业培养的工程硕士。 师资力量 教授： 4名 副教授：4名 讲师：8 名 助教：2名 李平教授 加拿大多伦多大学访问学者 现任“电子薄膜与集成器件”国家重点实验室副主任 申请多项中外发明专利，在IEEE?Trans?.?ED?，?IEEE?BCTM?，?IEEE?EDL，ISPSD等重要国际学术刊物或会议发表几十篇论文 目前为国家重大专项“高密度FPGA”项目首席科学家。 研究领域： 集成电路设计与工艺 FPGA设计技术 李威教授 曾任成都华微电子科技有限公司总裁 总装合同办集成电路专业组的特邀专家；可编程逻辑器件专业组的组长；国家863专家组专家成员 研究领域： 集成电路可靠性技术 集成电路抗辐照加固技术 张国俊教授 曾任CEC第47研究所副总工程师 中电集团 “神州”六号载人航天工程先进个人 微细加工平台负责人 研究领域： 半导体功率器件 模拟集成电路 微细加工技术 王忆文教授 日本东京工业大学博士 曾任日本东京工业大学特任副教授 多次赴硅谷与IC设计公司合作 研究领域： 微系统技术 SOC芯片设计 嵌入式系统设计 阮爱武副教授 新加坡南洋理工大学博士后 国内外核心期刊和IEEE等学术会议上发表论文20余篇，申请美国发明专利1项，中国发明专利4项 研究领域： IP验证与评测技术 FPGA测试技术 罗玉香副教授 曾任CEC第47研究所高工 先后承担总装多项研究任务 研究领域： 半导体功率器件 集成电路测试技术 张斌副教授（评审已通过） 美国德克萨斯大学奥斯汀分校博士 国内外核心期刊和IEEE等学术会议上发表论文多篇 研究领域： 集成电路抗辐照加固技术 嵌入式设计技术 研究方向 抗辐照加固技术(RHBD) 新型反熔丝PROM、FPGA 铁电存储器 SRAM…… 研究方向 微系统技术(MST） 基于ARM9、PowerPC、OpenRISC等多种处理器的SOC系统 SoC软硬件协同验证系统 图像识别与处理技术 自适应网络技术 音视频编解码电路（AC3/AAC/H.264/AVS） 单片机 研究方向 数模混合电路设计技术 SoC设计技术 Σ-Δ、pipeline类型ADC/DAC AC-DC、 DC-DC、PFC电源芯片 SERDES高速通讯接口电路 集成电路测试系统 成果展示 研制成功的百万门级FPGA芯片 CPLD 研制成功国内第一颗复杂可编程逻辑器件CPLD，填补国内空白。 VME总线接口控制器 VME总线接口控制器可带21颗CPU和它们的外设，己投片成功，满足了国家急需, 填补了国内空白。 120万门ASIC 用户委托，采用完整的正向设计流程设计 120万门ASIC 工艺 TSMC 0.18um CMOS (1P6M) 电源 I/O：3.3V Core：1.8V 工作频率 90 MHz 功耗 3W 封装 BGA560 片内SRAM 共 73个 合计约 140 KB SoC软硬件协同验证平台 性能指标 用户可使用的FPGA个数=2片 可验证的逻辑门的个数 ≥ 20,353,536门 本地时钟频率 = 50 MHz 软硬件联合仿真模式的仿真速度 = 30 KHz 向量仿真模式的仿真速度 = 600kHz 事务级仿真模式的仿真速度 ≥ 6 MHz 系统SDRAM存储容量 = 1024Mbytes 系统FLASH存储容量 = 256 Mbytes FPGA互连I/O数目 = 654 个 特点： 内含ARM9处理器及丰富外围接口，适合各种应用。 内含指纹处理算法及指纹加速电路，适合指纹识别的应用。 含嵌入式可编程逻辑阵列（BSFPGA），方便用户进行二次开发。 正向设计，采用TSMC 0.18 CMOS工艺加工。 研究室的特色 数模混合电路设计兼顾 正逆向方法结合 芯用并举、贴近市场 大多数教师都有海外留学或工作经验，具有良好的外语氛围 电子科大EDA大赛评委，负责命题，组队参加全国比赛多次取得佳绩 熟悉半导体物理与器件原理 熟悉集成电路工艺与流程 熟悉版图设计 具有数字VLSI前端、后端设计经验 具有模拟VLSI全定制设计经验 具有嵌入式系统开发经验 掌握主流VLSI设计工具(Tools Chain) Synopsys Cadence M