数字逻辑课程设计内容要求2014分析报告.pptVIP

《数字逻辑》课程设计电梯控制器、交通灯机制器、洗衣机控制器或自选 华中科技大学计算机科学与技术学院 一、内容 实现以下四个控制器中的至少一个： （1）智能交通灯信号控制器； （2）智能洗衣机控制器； （3）电梯控制器； （4）自选（由指导老师认可） 二、目的 通过硬件描述语言Verilog HDL的编程，深入了解并掌握可编程逻辑芯片的设计技术，加强学生对数字电路与逻辑设计知识的综合运用能力，培养学生创造性思维能力和独立解决实际问题的能力。 三、要求 （1）全面应用课程所学基本理论和方法，完成从设计逻辑电路到简单数字系统的过渡； （2）能够独立思考、查阅资料、独立完成规定的设计任务； （3）能够熟练使用Verilog HDL进行电路设计，并在指定可编程芯片上进行实现。 三、任务 （1）制定出详细设计方案（含设计、模块、流程说明）； （2）通过Verilog HDL完成规定的设计任务，然后进行编译和仿真，保证设计的正确性； （3）生成熔丝图文件，下载到FPGA芯片，进行验证； （4）对复杂系统的设计采取模块化、层次化的设计方法； （5）撰出设计报告并对存在的问题进行分析、提出改进意见。 （1）Basys2开发板（芯片为XC3S100E，封装为CP132）1套； （2）Xilinx_ISE设计仿真软件 1套； （3）计算机 1台。 开发板提供如下资源： （1）8个Led灯； （2）4个七段译码显示器； （3）8个逻辑开关； （4）4个按键开关。 注：系统时钟MCLK FPGA引脚为： B8 四、实验环境 注意事项 （1）时间安排 课程设计时间为2个星期，实验室每天上午、下午开放。 前半周实验准备、查资料、Verilog代码设计； 后续时间Verilog代码仿真、调试、方案调整、验收； 第一周三，周日上午集中检查：各组进度情况 第二周开始验收，交报告！ 注意事项 （2）组织 （a）2人一组，独立进行设计与调试； （b）请检查计算机、开发板系统等软件和硬件，确保其工作正常； （c）课程设计过程中可能进行点名和检查，作为评判参考； （d）设计过程中，请分步进行，先完成基本功能设计，在添加扩展功能；先完成各个模块设计与调试，再进行模块连接和整体调试。 注意事项 （3）验收 （a）工作量是否均衡； （b）在完成控制器基本要求外，有创新； （c）在规定时间内完成控制器基本要求； （d）在规定时间内完成控制器部分基本要求； （e）检查时老师会提问，考核课程设计完成情况，每人独立回答相关问题； 注意事项 （f）学生在老师检查完毕后必须确认教师进行了结果记载，如果没有记载，最终认定为该组没有进行检查； （g）检查越早，实验检查成绩越高； （h）每组人员独立完成设计和调试，不得抄袭。代码近似者降一档给分；高度雷同者老师有权当场判定检查不合格；代码独特者适当加分； （i）检查完毕后，关闭实验台电源，拆除相关连线，清空计算机中相关路径下代码等文件，并关闭计算机。 注意事项 （4）设计报告要求（注明各自所承担的工作） （a）课程设计报告每人一份（含：注明各自所承担的工作及内容，公共部分可相同）； （b）纸质文档检查完毕就上交； （C）电子文档（包括课程设计报告和Verilog代码文件）在课程设计结束后1周内按班交给各自老师。 注：电子文档按班打包，由班长统一刻录到光盘上。 注意事项 爱护实验仪器 实验过程中，请保持实验台面清洁，爱护实验设备。故意损坏实验设备需按相关管理规定进行赔偿； 各班实验分组 各班班长以班为单位按两人一组分组，分组完成后由班长将其分组名单交前台老师登记，老师认为分组无误后，该班分组完成。