VGA接口显示器点亮程序测验….pptVIP

下载本文档

31
0
约4.66千字
约 14页
2016-04-24 发布于湖北
举报
版权申诉

VGA接口显示器点亮程序测验….ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

要在屏幕上随意显示自己想要的东西，首先要做的是要点亮屏幕。这个实验的显示标准是640*480@60Hz，VGA控制模块的时钟频率为25MHz，实验主要包括三个模块：同步模块，VGA控制模块，PLL模块。本实验是基于DE2开发板，器件型号是：cyclone II?? ep2c35f672c6。这款器件的内部时钟是50MHz，所以需要一个PLL模块将50MHz分屏为25MHz。同步控制模块是控制显示标准，本实验为640*480，同时还向VGA控制模块提供坐标。VGA控制模块是设计的核心，控制屏幕的色彩。同步模块 1 module sync_module (clk_25m,rst_n,valid,hsync,vsync);2 input clk_25m;3 input rst_n;4 output valid;5 output hsync,vsync;6 7 /************************************/8 9 10 /************************************/11 12 reg [9:0]count_h;13 14 always @ (posedge clk_25m or negedge rst_n)15 if (!rst_n)16 count_h=10d0;17 else if (count_h==10d799)18 count_h=10d0;19 else 20 count_h=count_h+1b1;21 22 /*************************************/23 24 25 /*************************************/26 27 reg [9:0]count_v;28 29 always @ (posedge clk_25m or negedge rst_n)30 if(!rst_n)31 count_v=10d0;32 else if(count_v==10d524)33 count_v=10d0;34 else if (count_h==10d799)35 count_v=count_v+1b1;36 37 /**************************************/38 39 40 /**************************************/41 42 reg isready;43 44 always @ (posedge clk_25m or negedge rst_n)45 if (!rst_n)46 isready=1b0;47 else if ((count_h =10d144 count_h =10d784) 48 (count_v =10d35 count_v =10d515))49 isready =1b1;50 else51 isready =1b0;52 53 /****************************************/54 55 56 /****************************************/57 assign valid=isready;58 assign hsync= (count_h10d96)?1b0:1b1;59 assign vsync= (count_v10d2)?1b0:1b1;60 61 62 /***************************************/63 64 endmodule VGA控制模块 1 module vga_control (clk_25m,rst_n,vga_r,vga_g,vga_b,valid);2 input clk_25m;3 input rst_n;4 input valid;5 output [9:0]vga_r;6 output [9:0]vga_g;7 output [9:0]vga_b;8 9 /*****************************/10 11 12 /********************************/13 14 reg [9:0]r;15 reg [9:0]g;16 reg [9:0]b; 17 18 always @ (posedge clk_25m)19 if(!valid) begin20 r=10d0;21 g=10d0;22 b=10d0;23 end24 els