1993年大型计算机的存储器系统.pptVIP

1993年大型计算机的存储器系统 存取速度 存储容量 存储成本 (美分/KB) CPU 10ns 512B 1800 缓存 20~40ns 128KB 72 主存 60~100ns 512MB 5.6 虚存 10~20ms 60~228GB 0.23 后援 2~20M 512GB~2TB 0.01 使CPU大部分时间访问高速缓 存，速度最快；仅在从缓存中 读不到数据时,才去读主存，速 度略慢但容量更大；当从主存 中还读不到数据时,才去批量读 虚存，速度很慢容量极大,就解 决了对速度、容量、成本的需求。 层次之间应满足的原则 一致性原则： 处在不同层次存储器中的 同一个信息应保持相同的值， 是保证正确地使用数据的 最基本的要求之一，必须满足 包含性原则： 存储在内层（靠近CPU）的信息 一定被包含在其外层的存储介 质中，反之则不成立。即内层存储器中的全部信息，都是其相邻外层存储器中一小部分信息的复制品 。 二. 主存储器的组成与设计 静态和动态存储器芯片特性 SRAM DRAM 存储信息 触发器 电容 破坏性读出 非 是 需要刷新 不要 需要 送行列地址 同时送 分两次送 静态和动态存储器芯片特性 SRAM DRAM 运行速度 快 慢 集成度 低 高 发热量 大 小 存储成本 高 低 主存储器的读写过程 数据寄存器 读过程: 给出地址 主存储体 给出片选与读命令 保存读出内容 写过程: 给出地址 给出片选与数据 地址寄存器 给出写命令 静态存储器字、位扩展 静态存储器字、位扩展 静态存储器字、位扩展 静态存储器字、位扩展 静态存储器字、位扩展 主存储器的多体结构 为了提高计算机系统的工作 效率, 需要提高主存储器的读写速度。 为此可以实现多个能够独立地执行读写的主存储器体，以便提高多个 存储体之间并行读写的能力。 主存储器的多体结构 多体结构同时适用于静态和 动态的存储器。考虑到程序运 行的局部性原理，多个存储体 应按低位地址交叉编址的方式 加以组织。类似的也可按一体 多字的方式设计主存储器部件。 * WRITE READ CPU Main Memory AB k 位（给出地址） DB n 位（传送数据） READY /WE /CS0 /CS1 地址总线低11 位 实现片内选单元 高位地址译码 给出片选信号 /CS0 /CS1 高八位数据 低八位数据 /WE 2K * 8 bit 2K * 8 bit 2K * 8 bit 2K * 8 bit 译码器 TEC-2 机的存储器的容量为 4096个字，为 16 位字长， 用 2048 * 8 的存储器芯片 实现。为此, 必须用两个芯 实现 由 2048 扩展容量到 4096 个存储单元（字扩展） 再用两个芯片实现由8位扩展 长度到 16 位字长（位扩展） 要用 4 片芯片实现该存储器 系统。 为访问 2048 个存储单元， 要用 11 位地址，把地址总 线的低 11 位地址送到每 个存储器芯片的地址引脚； 对地址总线的高位进行译码， 译码信号送到各存储器芯片 的/CS 引脚， 用于选择存储器芯片，使不同 芯片分时运行。 还要向存储器芯片提供读写控 制信号 /WE，以区分读写，/W