8ISP器件设计与应用1要点分析.ppt

实验： ISP器件的设计与应用 一、实验目的 二、实验内容与要求 三、ISP器件的开发流程 四、Xilinx开发板Basys2介绍 五、设计举例 二、实验内容与要求 Xilinx_ISE软件使用与Digilentt Basys2实验系统介绍 使用verilog语言设计实现---流水灯实验（举例） 使用verilog语言设计实现---模六十计数器 四、Xilinx开发板Basys2介绍 可用资源 4个七段数码管（AN3-AN0）（不含8421译码） 8个LED发光管显示（LD7-LD0） 4个按键开关（BTN3-BTN0），8个拨码开关（SW7-SW0） 可配置晶振（25，50，100MHz） USB2.0接口 5. 创建约束 （4）在执行设计之前，需将之前我们仿真时修改的代码给还原，将代码led.v的第37行去能，第38行使能，然后保存。 (5) 重新执行Generate Programming File, 确认设计无误（即确认所有步骤后均出现绿色的打勾,表示无错或至少没有步骤出现红色打叉[X]的符号,表示没有不可容忍的错误）。 6. 下载设计到实验板 (1) 在完成设计验证之后，就可以将led.bit 写入到FPGA 内部，此时连接BASYS2实验板的USB下载线到PC机，并打开BASYS2实验板上的电源开关，在PC机桌面点击“开始-Digilent-Adept -adept”，打开专门的下载工具。 Adept下载工具界面 6. 下载设计到实验板 (2) 此时Adept工具会自动识别到器件。接着点击Browse，找到设计工程所在目录下的led.bit文件 寻找.bit文件 6. 下载设计到实验板 （3）点击打开，点击“是” 确认bit文件 6. 下载设计到实验板 (4) 点击Program，在弹出信息中再次点击“是” 点击program 6. 下载设计到实验板 (5) 下载成功后，会在下载界面栏的下方窗口中出现Program Successful信息。 成功下载 (6) 查看开发板，将SW0拨为low，可以看到LD0、LD1、LD2、LD3在闪烁。 * 一、实验目的 掌握采用可编程逻辑器件实现数字电路与系统的方法程 ； 掌握采用Xilinx_ISE软件开发可编程器件的过程； 掌握Verilog HDL描述数字逻辑电路与系统的方法； 掌握分层次、分模块的电路设计方法，熟悉使用可编程器件实现数字系统的一般步骤。 功能要求： 利用实验板实现模六十计数，即0-1-2-3-4-…59-0-1…，并在Basys2实验板的AN0与（LD3~LD0）上显示。 设计步骤与要求： 1）计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2）在Xilinx ISE13.4 软件中，编写输入所设计的源程序文件。 3）对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快得出仿真结果）。 4）输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit类型文件。 5）在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。 模六十计数器说明 三、ISP器件的开发流程 1. 新建工程 五、流水灯设计举例 （1）开启ISE13.4软件: 开始?程序?Xilinx ISE Design Suite 13.4?ISE Design Tools?Project Navigator,会出现ISE13.4 的画面. 1. 新建工程 （2）在 ISE13.4 软件环境下,开启一个新的工程: File ? New Project. 1. 新建工程 （3）单击next,下一个画面就是设定硬件FPGA的参数---请对照实验板芯片系列进行选择 1. 新建工程 （4）点击next. 此时出现此项目所有设定的信息，若需重新设定,则可back. 若无误,则按finish 2.创建新的Verilog源 （1）此时出现一个项目的框架,可以允许使用者开始进行项目的设计； （2）创建新的设计文件: Project?New Source；选择Verilog Module，并设定文件名称为led。 2.创建新的Verilog源 （3）点击next,出现New Source Wizard,设定此设计的输出输入信号。 2.创建新的Verilog源 （3）点击next，出现Summary，设点击finish，完成此设计的输出输入信号。 2.创建新的Verilog源 （4）按next,再按finish；此时项目加入此模块之后，在Sourcees 的窗口中会出现led.v 的编辑窗口。 （5） 在Project Navigator右边的工作区可以看到LED.v的文件内容，此时可