FPGA出租车毕设材料.docVIP

FPGA 在出租车记费器上的研究与设计1 FPGA依据 电子计费器是一种按照一定的要求自动进行计费的装置, 应用在出租车上使出租车行业的收费更加规范[ 1] 。其特点是计费准确, 性能稳定, 分阶段( 起步、里程、等待) 自动计费。因此, 性能稳定, 便于检定, 维护及修改参数成为出租车记费器的关键技术。利用单片机制作出租车记费器工作量大, 可靠性不高, 周期长, 更重要的是用汇编语言编写程序烦琐, 使检定单位维护和修改参数很不方便。而选用价格较便宜的FPGA 芯片, 充分利用其在编程上的灵活性、可编程任意次、可在系统快速编程等优点, 就可以弥补这些不足, 达到较理想的效果。 Flex 10K 系列FPGA ( Field Pro grammableGate Array) [ 2] 是美国Alter a 公司推出的具有较高的集成度及丰富的寄存器资源, 采用了快速、可预测延时的连续式布线结构, 将CPLD 和FPGA的优点结合于一体的应用广泛的芯片。为设计小体积、低功耗、高可靠性、高性能的出租车记费器提供了理想的单片解决方案, 使系统的整体成本大大降低[ 3] 。 基于FPGA 的记费器系统组成 基于FPGA 的记费器系统利用VHDL( V eryhig h speed IC Hardw are Descript ion Lang uage)语言, 采用模块化程序设计, 自顶向下、由粗到细、逐步求精的方法, 将基于FPGA 的记费器系统的整体逐步分解为计费模块( JIFEI) 、转换模块( ZH) 、数据选择模块( XXX1) 、显示模块( DI) 和位选模块( SE) 5 个子模块, 顶层原理图如图1 所示。 基于FPGA 的记费器系统组成 基于FPGA 的记费器系统利用VHDL( V eryhig h speed IC Hardw are Descript ion Lang uage)语言, 采用模块化程序设计, 自顶向下、由粗到细、逐步求精的方法, 将基于FPGA 的记费器系统的整体逐步分解为计费模块( JIFEI) 、转换模块( ZH) 、数据选择模块( XXX1) 、显示模块( DI) 和位选模块( SE) 5 个子模块, 顶层原理图如图1 所示。 基于FPGA 的出租车记费器的实现 FPGA 器件的内部结构为逻辑单元阵列( LCA) 。LCA 由3 类可编程单元组成: 周边的输入/ 输出模块( IOB) 、核心阵列是可配置逻辑模块( CLB) 以及各模块间的互连资源。周边可配置的IBO 为内部逻辑与器件封装引脚之间提供可编程接口; CLB 阵列实现用户制定的逻辑功能; 互连资源类似于印刷电路板上的引线, 可变为在模块间传递信号的网络。因此, 设计实现的重点是软件设计, 关键是在计算机上用max plusII 完成功能仿真和时序仿真。当认为仿真效果比较理想时进行管脚定义, 分配好管脚, 编译成可下载的文件, 下载试验, 实现主体功能。 基于FPGA 的出租车记费器的软件设计 3. 1 计费模块 计费模块的输入端口分别用设定信号来模拟汽车启动、停止、暂停按键, 起到信号输入作用, 外部时钟频率150 MHz。该模块完成记录行车里程、中间等待时间和加速的情况, 并按照通用的计费标准进行计算输出路程和车费, 其原理如图2所示。 仿真后的波形如图3 所示。 转化模块 转化模块主要是将车费和路程转化为4 位十进制数, 其原理如图4 所示。 图5 转化模块仿真波形图 数据选择器 数据选择器的原理图如图6 所示。图6 数据选择器原理图当C= 1 时, 进入正常的数据显示模块, 数据选择器开始工作。 图6 数据选择器原理图 3. 4 显示模块 显示模块由7 段LED 数码管译码和动态扫描显示两部分组成。BCD/ 7 段LED 译码显示原理: 显示模块的输入信号由XXX1 的D 端给出,经过译码输出Q6~ Q0 数码管显示信号。其原理图与仿真后的波形如图7 和图8 所示。 图7 BCD/ 7 段LED 译码显示原理 位选模块 位选模块原理如图9 所示。 电路测试 为验证设计的电路, 最后将程序下载到FPGA 器件中进行硬件测试。下载的目标器件选用Altera 公司的Flex10K 系列EPF10K10LC844型号, 采用maxplusII 进行电路综合及程序下载。通过时序仿真和功能仿真, 可以看到仿真的结果与预定的结果吻合, 器件管脚设定后, 将程序再编译一次, 最终生成可以下载的目标文件。将器件设定的相应管脚和数码管驱动电路进行连接, 最后将目标文件下载到器件当中, 则数码管显示结果。通过测试, 结果正确, 且通过控制信号可以模拟汽车启动、停止、暂停的动作, 同时将车费和路程显示出来。 5 结 论 分析了基于FPGA 的出租