EDA技术实用VHDL版第4章VHDL设计初步教案解析.pptVIP

第四章VHDL设计初步 Very high speed integrated Hardware Description Language (VHDL) 1. 超高速集成电路（VHSIC）硬件描述语言 美国国防部在80年代初研究VHSIC计划时组织开发的，并成功用于军方的设计项目 2. IEEE 标准：IEEE Std 1076-1987 (called VHDL 1987) IEEE Std 1076-1993 (called VHDL 1993) 由于当时工业界的迫切需要，IEEE标准化委员会于1987年将其确定 为标准硬件描述语言，1993年，又对此标准作了进一步修定 VHDL语言特点： （1）行为描述能力强 不必考虑具体的器件结构 （2）多层次描述的硬件描述语言 系统级、算法级、寄存器传输级(RTL)、逻辑级、开关级等 （3）具有丰富的仿真语句和库函数 可在高层次上进行仿真模拟 （4）支持大规模设计的分解和已有设计的再利用 实体、程序包、设计库等是并行工作和设计分解的基础 VHDL语言特点： （5）设计描述方法 结构描述：描述电路具体组成 行为描述：描述电路功能 结构描述和行为描述混合使用 （6）可以描述与工艺有关的信息 不会因工艺变化与发展而使VHDL设计过时 （7）VHDL对设计的描述具有相对独立性 可以不懂硬件的结构、不关心最终实现设计的具体器件 4.1 多路选择器 ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN Y=a WHEN s=‘0’ ELSE b; END ARCHITECTURE one; 结构分析 ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN Y=a WHEN s=‘0’ ELSE b; END ARCHITECTURE one; ENTITY 实体名 IS [参数说明部分]； [端口说明部分]； END [ENTITY] 实体名 ; ARCHITECTURE 结构体名 OF 实体名 IS [结构体说明部分] BEGIN 功能描述语句 END [ARCHITECTURE] 结构体名； VHDL的结构 参数说明主要为设计实体指定参数，如端口宽度、器件延迟时间等； 端口说明描述的是设计实体和外部的接口，具体说就是对端口名称、端口模式和端口数据类型进行说明 ? (1)端口名称：输入输出信号的名称，在实体中必须是唯一的 (2)端口模式：说明信号的方向，有以下几种模式： IN 输入信号； OUT 输出信号； INOUT 双向信号； BUFFER 输出信号，但可在内部反馈使用(缓冲)； BUFFER是INOUT的子集，但作输入用时，信号不是由外部驱动，而是从输出反馈得到。 (3)端口数据类型：端口信号的取值类型 明确地指定和严格地定义端口信号的取值类型是VHDL的重要特点 即所谓的强数据类型，这是学习VHDL应特别注意之处 VHDL中常见的数据类型有以下几种： BIT 位类型，取值0、l BIT_VECTOR 位向量类型，是BIT的组合 STD_LOGIC 工业标准的逻辑类型，取值0、1、X、Z等 STD_LOGIC_VECTOR 工业标准的逻辑向量类型，是STD_ LOGIC的组合 INTEGER 整数类型，可用作循环的指针或常数 BOOLEAN 布尔类型，取值FALSE、TRUE 结构体 行为描述方式 加法器 C=a+b 数据流描述方式 加法器 Co=a and b So= (a xnor (not b)) 结构描述方式 例4-1 ENTITY mux21a IS PORT( a, b : IN BIT ;