- 1、本文档共32页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
简易交通灯控制电路 12电信2班 刘超凡 李 莹 设计要求 设计思路及步骤 仿真波形 预期结果 第三输出个位和 十位上的数即可,要显示倒计时是很容易实现的,直接用两个七段译码即可。 最后要控制黄灯的闪烁,还是要先产生分频时钟,作为控制端,控制模块各灯 亮与灭作为输入,即可产生黄灯闪烁的效果。 另外,作为全局控制端,reset 信号是清零用的,在有时钟信号的地方就有 reset 。 时序图 假设在 0 时刻,加上系统时钟,首先要进行 reset 清零,这时在控制模块的 计数器会清零,三个灯都是灭的状态,控制状态跳转的使能端enable 等于0,等待 着清零结束,开始工作;七段译码也不会显示。 在 reset 变低之后,系统开始正常工作。首先是分频时钟开始工作,在计数 器达到第一之前,分频时钟都是低电位,的时候分频时钟 的第一个上升沿来临,此时状态控制开始运转,先工作的是绿灯,它会经过从 39 到0 的倒计时过程,同时译码模块也开始工作,颜色控制colour 是100,表征绿灯的点亮,经七段译码,这个倒计时数字也会同步显示出来 经过 40s(也就是经过 40*10 个系统时钟上升沿之后)绿灯亮的时间到,会自动转到黄灯状态,黄灯是5 到0 的倒计时过程,译码的显示跟绿灯一样,只是黄灯的亮会加一个1Hz 的时钟控 - 4 - 制端,1 秒内只有半秒,黄灯是亮的,从 5秒到4.5 秒之间黄灯是亮的,然后 4.5 到 3 是灭的,如此继续下去,直到5 秒结束。又经过 5(5*10 个系统时钟上 升沿),状态转移到红灯,然后显示及七段译码过程与绿灯相似。至此一个周期已 经完成,接下来就是循环执行以上步骤的过程,直到有reset 清零端打断其正常工 作。 总体上分为三个大模块,即:顶层模块、控制模块、译码模块(包括显示模块)。 输入: sysclk 10Hz (全局时钟信号) Reset (全局复位端,高电平有效) 输出:color (最终各灯状态亮或闪) led_ctrl_1s (个位七段译码) led_ctrl_10s(十位七段译码 时序说明:加上时钟信号之后,首先用 reset 清零,然后控制模块会分频产 生分频时钟,根据分频时钟的高与低,会控制各个状态之间的跳转,译码模块会同 步通过数码管来显示倒计时数,并且会根据译码模块黄灯闪亮控制端来输出各灯的具体状态。 1)顶层模块: 此模块只做例化,即对底层的控制模块和译码模块进行例化,而不做逻辑设计。 时序说明:首先还是加上系统时钟之后,用 reset 清零,则计数器清零、所 有灯都不亮。但reset 为1 之后模块开始工作,首先是计数器开始计数,随之分频 时钟会根据计数器的变化而周期变化,绿灯会先亮 40 秒,之后黄灯也会亮(闪烁 在译码模块实现)5 秒,然后就是红灯亮20 秒,以后就是循环以上步骤的过程, 同时在循环过程中,倒计数的数会同步输出,各灯亮与灭状态也会同步输出。 输入端口: sysclk_10Hz 全局时钟信号,10Hz reset 全局复位端,高电平有效 din_1s 显示器个位数据,由控制模块输入 din_10s 显示器十位数据,由控制模块输入 light_sel 选择那盏灯亮,由控制模块的输入 输出端口: colour 最终显示哪盏灯亮,可与硬件相连 led_data_1s 显示器个位数据的译码 led_data_10s 显示器十位数据的译码 时序说明: 此模块接受(系统时钟)sysclk_10Hz 和(全局复位)reset 的控制,均为上升沿触发,当 reset 为高电平时,电路复位,重新开始工作。当reset 为低电 平时,电路正常工作。 时钟上升沿触发,对[3:0]din_1s (显示器个位数据)进行译码,输出到 [6:0]led_data_1s(显示器个位数据的译码); 对 [3:0]din_10s (显示器十位数据) 进行译码,输出到 [6:0]led_data_10s (显示器十位数据的译码) 。这两个译码输出端口最终连接到硬件上去,实现7
您可能关注的文档
最近下载
- 出师表格理解性默写.doc VIP
- 电力用直流电源系统蓄电池组远程核容典型接线图、自动核容报告、双向DCDC装置、换流器技术要求.docx VIP
- 路面铣刨摊铺施工方案.pdf VIP
- 首届档案职业技能竞赛考试题库(含答案).docx VIP
- 建筑工程施工技术课件.ppt VIP
- 医院智慧服务分级评估二级实证材料通用模板(选择项部分)(2024版) .doc VIP
- 黑色冶金行业标准YB/T4001.1-2007(钢格栅板).docx VIP
- 旅游景区开发运营项目指标评估报告.docx VIP
- 2024北京市密云区辅警考试真题及答案.docx VIP
- 高速公路服务设施设计规范-2016-7-26标准.pdf VIP
文档评论(0)