FPGA第三方验证概述.ppt

异步复位的问题 许多设计者使用异步复位是因为喜欢这样的想法, 通过复位将他们的电路完全 置于一种可控的状态。然而很多设计者仅仅只是使用异步复位, 忽略了可能产生的 问题。他们在可控的环境下进行复位测试, 一切工作正常, 然而级联的系统却会间歇 性的出错。设计者常常低估了真实系统中(不可控环境) 的复位信号“释放”问题。而 这个问题可能导致芯片进入未知的亚稳态, 从而让所有的复位都失效。 tremoval trecovery tclk-q tMET trecovery ( recovery t ime) 指的是原本有效的异步复位信号释放(对低电平有效的复位来说就是上跳沿) 与紧跟其后的第一个时钟有效沿之间所必须的最小时间。 tremoval ( removal t ime) 指的是时钟有效沿与紧跟其后的原本有效的异步复位信号变得无效之间所必须的最小时间。 tclk- q是触发器时钟端到Q 端的延时, tM ET 是保证亚稳态不传播到下一级 所允许的亚稳态持续的最大时间 亚稳态的评估 出现亚稳态的平均时间常用平均无故障时间MTBF (Mean Time Between Failures) 来表示 tM ET是保证亚稳态不传播到下一级所允许的亚稳态持续的最大时间; C1 和C2 是与触发器性质有关的常数; f CLOCK是时钟频率; f RESET是异步复位信号的变换频率; 假设整个FPGA 中有N 个异步复位的触发器,每个触发器的复位信号都是与时钟信号异步, 若每个触发器的M TBF 都由上述公式得出, 则整个芯片的平均无故障时间MTBFC 将是: N ～ 106,MTBFc 将以秒为单位， 亚稳态的影响将非常大 tM ET MTBF 0.05 约28分钟 0.23 约223分钟 0.57 约86小时 0.73 约87天 随着两级触发器间tMET时间的增大， MTBF呈指数增大。假设时钟频率 fclock为310MHz，freset为1Hz，当tMET达到2.2ns时，大约10year发生1次错误 问题的解决 ①复位同步器的使用将异步复位信号变成与时钟同步的复位信号, 同时 使用两级触发器组成复位同步器又使得同步器本身发生亚稳态的可能大大减少; ② 复位约束在全局时钟上纠正了主复位信号传播到各目的触发器的传播 延时差异, 保证复位信号传播的一致。 约束在全局时钟上 若单个触发器MTBF是10年，两个触发器则为1000年 为什么要用两级触发器作同步器？ 对于两级触发器的同步器的平均无故障时间MTBF计算如下： 很少变化 M TBF (1) 以年为单位, 若M TBF (1) 为100年, 则M TBF (2) 大约为10000 年。MTBF足够大，因此采用两级触发器组成的复位同步器基本上将亚稳态问题降到了可以容忍的地步。 克服亚稳态的方法 两级触发器级联同步过程 电平信号的同步 克服亚稳态的方法 两级触发器级联同步过程 跳变沿的同步 克服亚稳态的方法 两级触发器级联同步过程 脉冲信号的同步 异步信号脉冲的长度超过两个时钟周期，在最终的输出端仍然只是出现一个时钟周期宽的脉冲； 如果输入两次的异步信号脉冲间隔小于两个时钟周期，最终输出同步信号脉宽超过一个时钟周期 克服亚稳态的方法 两级触发器级联同步过程 电平信号的同步 跳变沿的同步 脉冲信号的同步 输入 输出 限制 电平 电平或脉冲 脉冲 电平 脉冲 脉冲 输入电平持续两个接收时钟域时钟周期以上 输入电平持续两个接收时钟与时钟周期以上 脉冲宽度小于两个时钟周期，间隔大于两个时钟周期 克服亚稳态的方法 握手协议 整握手协议的流程示意图 简化握手协议1流程图 简化握手协议2流程图 三种握手协议的比较 错误的同步器 错误1 在异步信号输出和同步器之间不能插入组合逻辑 错误2 用作同步器的两个触发器间不能插入组合逻辑 1-bit signal 错误的同步器 错误3 输入的逻辑信号不能由多个时钟域控制 错误4 避免有冗余的同步器 control signal or data bus 错误的同步器 错误3 被同步的信号要尽量避免由组合逻辑造成的再聚合 错误4 对由同一输出源进行的同步信号也要尽量避免进行组合逻辑 multiple control signals or data buses Company LOGO 效益 进度 可靠性 荣誉 抗辐射FPGA芯片价钱昂贵，一片ACTEL反熔丝芯片就要6万元，而且一次成型，不允许设计师进行反复的修改。在烧入前进行FPGA第三方验证将会节省了大量经费，提高了经济效益。 一旦产品在联试中发现问题，要进行故障定位很难，而且经过反复回厂出厂联试一整套流程，将会花费大量的时间。在联试前就进行FPGA第