数字电子技术报告论文解析.docVIP

目录 一、 设计目的 1 二、 设计要求和设计指标 1 三、 设计内容 1 3.1 数字钟电路工作原理 1 3.2仿真结果与分析 11 四、本设计改进建议 12 五、总结 12 六、主要参考文献 13 七、附录 13 设计目的 1.巩固和加深学生对数字逻辑电路等课程基本知识的理解，综合运用课程中所学到的理论知识去独立完成一个实际课题。 2.根据课程需要，通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3.通过电路方案的分析、论证和比较，设计调试和检测环节，掌握电路的分析方法和设计方法。 4.熟用常用电子元件的类型和特性，并掌握合理选用原则。 设计要求和设计指标 1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进制。 2. 其他功能：设计一个电路实现时分秒校准功能, 闹钟功能，可按设定的时间闹时,设计一个电路实现整点报时功能等。在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。 设计内容 数字电子钟由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。 数字钟电路工作原理 实验基本原理： 总设计图 由图1到图8所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。 2、整个电路的组装及调试： 扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V电源。观察时钟是否显示正常；是否在上午7时59分发出闹时信号，持续时间一分钟；是否有四声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音法正在59分59秒，它们持续时间均为1秒。若不正常则检查电路各个部分，直到得到满意的结果。我们圆满完成了这次的课程设计。 ??? ? 数字钟的主体电路逻辑图 3.1.1整体设计 设计框图 由上图的总体结构图可知，该设计大概可以分部分：秒脉冲产生部分、计数部分、显示部分、校时部分。在秒脉冲产生部分中，可以用振荡器或者555定时器予以实现，为了保证准确性，优先选用振荡器，但是由于个人技术问题，我们选用了555定时器来产生秒脉冲；在计数电路中，我们采用74ls90计数器.在3.1.2单元电路设计 （一）秒脉冲信号的设计 “秒脉冲信号发生器”的设计原理图 振荡器是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度，一般来说555产生出来的秒脉冲不太稳定，但是由于某种原因，本实验采用555定时器。其中要求R1为168K、 R2为68K的电阻， C1为4.7(F、C2为0.01(F的电容，Vcc为+5V电源,GND接地。 振荡器是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度，一般来说555产生出来的秒脉冲不太稳定，但是由于某种原因，本实验采用555定时器。其中要求R1为168K、 R2为68K的电阻 C1为4.7(F、C2为0.01(F的电容，Vcc为+5V电源,GND接地。 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 T R 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。 3、时钟电路的设计 （二）秒计数、译码/驱动及显示部分的设计 众所周知，秒、分、时分别为六十、六十、二十四进制(十二进制亦可)计数器那么“秒”和“分”计数器用两块十进制计数器级连来实现，它们的个位为十进制，十位为六进制，这样，符合人们通常计秒数的习惯。“时”计数也用两个十进制集成块，只是做成二十四进制，上述计数器均可用反馈清零法来实现。 秒计数采用两个数码管、两个CD4511和一个CD4518来实现，将“秒”信号送入“秒”计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分”脉冲信号，该信号将作为“分”计数器的时钟脉冲，进位脉冲最终用CD