第4章VHDL语言基础精要.pptVIP

4.4 并行语句 并行语句结构是VHDL语言的特色。并发语句有多种语句格式，它们在结构体中的执行是同步进行的，或者说是并行运行的；其执行方式与书写顺序无关。在执行中，并发语句之间可以有信息往来；也可以是互为独立、互不相关、异步运行（如多时钟情况）。 4.4.1 并行信号赋值语句 所谓并行信号赋值语句，是指在结构体的进程语句之外使用的信号赋值语句，作为一种并行描述语在VHDL语言中,并行信号赋值语句有3种形式,它们分别是：并发信号赋值语句、条件信号赋值语句和选择信号赋值语句。这3种语句在编写VHDL语言程序的过程中，应用得十分广泛。 1．并行信号赋值语句 2．条件信号赋值（Conditional Signal Assignment）语句 3．选择信号赋值语句 4.4.2 进程(PROCESS)语句 PROCESS语句是一种并行处理语句，在一个构造体中多个PROCESS语句，可以同时并行运行。因此，PROCESS语句是VHDL中描述硬件系统并发行为的最常用、最基本的语句。PROCESS语句的特点： 可以与其它进程并发执行，并可存取结构体或实体所定义的信号。 进程中的所有语句都是顺序执行的。 进程中必须包含一个显式的敏感信号表或者包含一个WAIT语句。 进程之间的通信是通过信号量传递来实现的。 4.5 子程序 子程序是一个VHDL程序模块，这个模块是利用顺序语句来定义和完成算法的。因此只能使用顺序语句，这一点与进程十分相似。但是，进程可以从本结构体的其它模块或进程结构中，直接读取信号值或者向信号赋值，而子程序不能。 4.5.1 过程 VHDL的过程包括过程首和过程体两部分。其中，过程首定义过程的接口，过程体则是描述过程实现的逻辑功能和具体算法。其书写格式如下： PROCEDURE 过程名 (参数名[,参数名…]:[端口模式]数据类型; 参数名[,参数名…]:[端口模式]数据类型; ……); //以上定义过程首 PROCEDURE过程名 (参数名[,参数名…]:[端口模式]数据类型; 参数名[,参数名…]:[端口模式]数据类型; ……) IS [过程说明部分;] BEGIN 过程语句部分; END [PROCEDURE] 过程名; //以上定义过程体 4.5.2 函数 在VHDL中有多种函数形式，如用于不同目的的用户自定义函数，以及在库中现成的具有专用功能的预定义函数。函数定义应由两部分组成，即函数首和函数体。在进程或结构体中不必定义函数首，而在程序包中必须定义函数首。函数的VHDL语言表达格式，如下所示： FUNCTION 函数名 输入参数表 RETURN 数据类型; //函数首 FUNCTION 函数名 输入参数表 RETURN 数据类型 IS //函数体 [ 说明语句 ]; BEGIN 顺序语句; RETURN [ 返回变量名 ]; //函数返回值 END FUNCTION 函数名; 4.6 VHDL语言描述风格 VHDL的结构体具体描述整个设计实体的逻辑功能 对于所希望实现的电路功能，可以在结构体中用不同的语句类型和描述方式来表达，对于相同的逻辑行为，可以有不同的语句表达方式。在 VHDL 结构体中，这种不同的描述方式或者说建模方法，称为描述风格。通常可归纳为行为描述、数据流描述方式和结构化描述方式。 4.6.1 行为描述 行为描述主要指顺序语句描述，即通常是指含有进程的非结构化的逻辑描述，行为描述的设计模型定义了系统的行为，这种描述方式通常有一个或多个进程构成 每一个进程又包含了一系列顺序语句。 4.6.2 数据流描述 数据流描述也称寄存器传输（RTL）描述方式。VHDL语言的数据流描述方式类似于布尔方程，是建立在并行信号赋值语句描述的基础上，描述了数据流的运动路径、运动方向和运动结果。数据流描述即可以描述时序电路，也可以描述组合电路，它既含有逻辑单元的结构信息，又隐含表示某种行为。数据流描述。 4.6.3 结构化描述 所谓的结构化描述方式，就是在多层次的设计中，高层次的设计模块调用低层次的设计模块，或者直接用门电路设计单元来构成一个复杂的逻辑电路的描述方法。结构描述方式最能提高设计效率，它可以将已有的设计成果，方便地用到新的设计中去。 1．元件说明语句 2．元件例化语句 3．编写结构描述程序的主要步骤 4.7 小结 在本章中，主要向用户讲解了VHDL语言中常用的条件编译结构、循环结构、选择结构、嵌套结构以及输出控制结构等相关的功能和使用方法。 第4章 VHDL语言基础 VHDL（Very-High-Speed Integrated Circuit