基本逻辑电路设计精要.ppt

5.5 小结 在本章中，首先讲解了组合逻辑电路、时序逻辑电路的设计方法，通过实例详细说明如何使用VHDL语言描述逻辑电路。然后主要讨论了有限状态机的描述方法，提出了依据模板编写程序的方法。最后讲解了交通信号控制器的设计方法。 第5章 基本逻辑电路设计 基本逻辑电路是数字系统设计中最基本的模块。为了使读者深入理解使用VHDL语言描述数字电路的方法，本章以基本逻辑电路的设计为例，通过有针对性的具体电路，帮助读者完善VHDL的基础知识，从而提高描述和设计数字电路的能力。在本章中，将介绍组合逻辑电路、时序逻辑电路和有限状态机电路的设计方法。 5.1 组合逻辑电路设计 组合逻辑电路是一种不含存储元件的电路，其输出完全由输入决定。如果使用进程的话，输入信号都是进程的敏感信号。本节介绍的组合逻辑电路包括门电路、三态门电路、总线缓冲器、编码器、译码器、多路数据选择器和多路数据分配器。 5.1.1 门电路设计 门电路种类较多，我们设计一个二输入与非门、一个二输入或非门和计一个二输入异或门，其电路的符号，如图5.1所示。 5.1.1 门电路设计 1．使用逻辑运算符的描述方法 LIBRARY IEEE; //库调用 USE IEEE.STD_LOGIC_1164.ALL; ENTITY GATE IS //实体部分，用于电路外