第六章微机原理总线.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 控制线 21条 8位ISA总线接口 IRQ7~IRQ2:中断请求信号 总线上的设备通过IRQ7~IRQ2向主板上的中断控制器8259发出中断请求,IRQ7~IRQ2对应8259的引脚IR7~IR2。 8259的8个请求输入端IR7~IR0中IRQ0被主板上的系统定时器占用、IRQ1被键盘占用,因此,IRQ0和IRQ1不在PC总线上出现 * 控制线 21条 8位ISA总线接口 DRQ3~DRQ1:DMA请求信号 DMA控制器8237有四个通道,允许四个设备请求进行DMA传送,但通道0用于DRAM刷新,因此,DRQ0和 不在PC总线上出现 : DMA响应信号 * 控制线 21条 8位ISA总线接口 T/C:计数结束信号 一次DMA请求可传送多个字节,当任一DMA通道传送结束时,T/C上出现高电平。 Reset Drv:系统总清信号 * 控制线 21条 8位ISA总线接口 I/O通道奇偶校验信号。当I/O通道上的设备或存储器的奇偶校验有错时,该信号有效。 I/O通道准备好信号。该信号为低电平时(未准备好),使CPU或DMA插入等待周期。 * 16位ISA总线接口 在IBM PC/AT(80286)机上首先使用,故又称为AT总线,在8位PC总线上扩展而成 * 16位ISA总线接口 16位ISA总线在扩展PC总线时,保留了原62芯PC总线信号的大部分定义,仅做了少量更改 * 16位ISA总线接口 在扩展的36芯插座上,ISA重新定义了部分信号 24位地址信号,允许最大存储器16M SD15~SD0:16位数据信号 * SBHE:总线高字节允许 IRQ15、IRQ14、IRQ12、IRQ11、IRQ10 AT机上使用2片中断控制器8259(主片和从片),可有15级中断请求 16位ISA总线接口 DMA请求/响应线 * 16位ISA总线接口 存储器读/写信号 16位访问周期信号 指出当前传送的是16位总线周期 总线主控 当DMA控制器使用总线期间, 为低电平 * 8.3 PCI总线 PCI总线的引脚 PCI总线支持32位和64位接口卡,64位卡有94个接插点,32位卡仅有接插点1~62 ---------------------------------------------------------------- | PCI Component Side (side B) | | | | | | optional | | ____ mandatory 32-bit pins 64-bit pins _____| |___| ||||||||||||||||||||||||||--|||||||--|||||||||||||| ^ ^ ^ ^ ^ ^ ^ ^ b01 b11 b14 b49 b52 b62 b63 b94 微机系统采用98+22边缘接插件 PCI总线的信号线包括必备的和可选的两类,其中必备信号从设备47条,主设备49条。 * 8.3 PCI总线 PCI总线的引脚 系统信号   CLK:系统时钟信号。为所有处理提供定时,在时钟的上升沿采样总线上各信号线的信号。 CLK的频率称为PCI总线的工作频率,为33MHz。   RST # :复位信号。用来使PCI所有的特殊寄存器、定序器和信号恢复初始状态。 * 8.3 PCI总线 PCI总线的引脚 地址和数据信号   AD[31:00] 地址和数据共用相同的PCI引脚。一个PCI总线传输事务包含了一个地址信号期和接着的一个(或多个)数据期。PCI总线支持猝发读写功能。   C/BE[3::00] 总线命令和字节使能信号。在地址期,C/BE[3:0]#定义总线命令;在数据期,C/BE[3::0]#用作字节使能。   PAR 奇偶校验信号。它通过 AD[31::00] 和C/BE[3::0]进行奇偶校验 * 8.3 PCI总线 P

文档评论(0)

精品报告 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档