第8章 集成电路版图设计讲义.pptVIP

集成电路设计 主讲教师 曾凡太 zftforcanada@ 第7章 版图设计 版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。因此不同的工艺，就有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，CadenceDesign System就是其中最突出的一种。Cadence提供称之为Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。 7.1 工艺流程定义 以台湾半导体制造公司(TSMC)的0.35μm CMOS工艺为例,我们给出从工艺文件出发到设计出版图的途径。TSMC的0.35μm CMOS工艺是MOSIS 1998年以来提供服务的深亚微米工艺，东南大学射频与光电集成电路研究所已利用这一工艺多次成功流片。以下简要介绍利用该工艺的技术文件进行芯片设计的流程。 TSMC的0.35μm沟道尺寸和对应的电源电压、电路布局图中金属布线层及其性能参数见表7.1。 表7.2 MOSIS为