- 1、本文档共32页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
现代电子技术综合实验
设计
提交时间: 2015年5月
摘要
本文介绍了使用VHDL开发FPGA的一般流程,重点介绍了电子秒表的设计。该设计以VHDL作为硬件开发语言,以ISE作为软件开发平台,准确地实现了秒表计数、清零、暂停等功能,并使用ModelSim仿真软件对VHDL程序实现了仿真,完成了综合布局布线,最终将程序下载到芯片Spartan-3A,测试结果良好。
关键字:FPGA VHDL ISE ModelSim 电子秒表
目 录
第一章 引言————————————————————————————4
第二章 基于FPGA的VHDL设计流程——————————————————4
2.1 时间的概念及计时方法————————————————————4
2.2 VHDL语言简介———————————————————————4
2.2.1 VHDL语言特点————————————————————-4
2.2.2 VHDL语言优势————————————————————-6
2.3 FPGA简介—————————————————————————6
2.3.1 FPGA的主要特点———————————————————-6
2.3.2 FPGA的开发流程————————————————————6
第三章 电子秒表的软件开发环境———————————————————6
3.1 ModelSim简介————————————————————————7
3.1.1 ModelSim的特点————————————————————-7
3.2 ISE简介——————————————————————————-7
第四章 电子秒表的设计与实现————————————————————-7
4.1 实验任务——————————————————————————9
4.2 实验条件——————————————————————————9
4.3 系统需求和解决方案—————————————————————9
4.4 各模块的实现————————————————————————9
4.4.1 分频器————————————————————————10
分频得到1KHz的时钟信号—————————————10
分频得到100Hz的时钟信号————————————10
4.4.2 输入控制电路—————————————————————11
防抖电路————————————————————11
控制电路————————————————————11
4.4.3 计数模块———————————————————————12
十进制计数器——————————————————12
六进制计数器——————————————————13
4.4.4 锁存器————————————————————————13
4.4.5 显示模块———————————————————————13
扫描器—————————————————————13
数据选择器———————————————————14
七段译码器———————————————————14
4.5 分配引脚和下载实现————————————————————-14
4.6 实验结果及仿真——————————————————————-15
第五章 结论———————————————————————————15
5.1 实验结论—————————————————————————15
5.2 心得体会—————————————————————————15
参考文献———————————————————————————16
致谢—————————————————————————————16
附 录————————————————————————————17
引言
随着现代电子科技的发展,各种新型的电子产品层出不穷,而高精度的电子秒表作为电子产品的一部分,在人们的日常生产、生活中发挥着极其重要的作用。
本文主要任务是针对设计的要求,基于FPGA利用硬件描述语言VHDL完成秒表的设计,并且通过仿真、分析、综合从而实现计数、清零、暂停等功能。该具有高速、精确、可靠、抗干扰性强和现场可编程等优点
时间是
在国际单位制SI)中时间的额吉本单位是秒符号s在
中国古代的计时器有太阳钟和机械钟两种太阳钟是以太阳的投影和方位来计时的而由于地球轨道偏心率以及地球倾角的影响真太阳时和平太阳时是不一致的机械钟应运而生代表有水钟沙漏等
时间已经走到VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供
文档评论(0)