低功耗LDPC解码器设计.pdf

低功耗的LDPC 解码器设计 摘 要 低密度奇偶校验码（LDPC ）是一种能逼近Shannon 容量限的渐 近好码，在长码时其性能甚至超过了Turbo 码。它的译码采用了基于 置信传播的软输出迭代译码，算法复杂度很低，是一种次优的译码算 法。为了降低译码硬件的实现复杂度，很多学者在基于置信传播的软 输出迭代译码基础上提出了改进的算法，如改进的 Min-sum 算法、 降低迭代次数的RMP 算法等等，这些算法在一定程度上节省了存储 器的使用、使硬件逻辑实现简单。而随着LDPC 码在各种通信协议尤 其是无线通信协议中的应用，在手持设备上的LDPC 译码器的低功耗 结构设计就变得十分必要。分析评估一个LDPC 译码器的功耗可以有 助于译码器架构设计人员在前期了解 LDPC 译码器是否符合特定的 场合的功耗要求。 作者在理解LDPC 码基本编译码理论的基础之上，对不同的改进 的译码算法做了深入的分析，并将其应用到IEEE802.16e 标准里一个 LDPC 码的译码器结构设计中，使用了基于蒙特卡罗仿