（参考资料）数电课程设计报告-JK同步时序逻辑电路.docVIP

贵州大学明德学院课程设计报告 课程名称： 同步时序电路设计 系 部： 机械与电气工程系 专业班级： 电信081班 小组成员： 宋亚雄、彭涛、毛晓龙 指导教师： 吴锐老师 完成时间： 2010年 1月 9日 目 录 一、设计要求 3 二、设计的作用、目的 3 三、设计的具体实现 4 1、系统概述 4 2、电路分析与设计 7 ⑴ 与门逻辑电路 7 ⑵ 异或门逻辑电路 8 ⑶ 下降沿JK触发器 8 ⑷ 电路分析 10 ⑸ 发展及应用 11 四、心得体会及建议 12 五、附录 14 六、参考文献 15 同步时序电路课程设计报告 一、设计要求 课程设计的基本任务，是着重提高动手能力及在字集成电路应用方面的实践技能，培养综合运用理论知识解决实际问题的能力。各组人员可分别通过设计图纸，上网查找资料以及撰写报告这几个过程来锻炼逻辑思维能力及实际动手能力。从实际操作中学习知识，思考存在的问题以及解决问题。 提交的文件包括： 1、一份用WORD完成的课程设计报告，要求打印，格式见后面的附件， 2、设计图纸（A2图纸）手绘或使用相关绘图软件皆可。设计图的元器件要求全部用与、或、非门实现并用虚线框表明模块名称。 题目如下： 用JK触发器设计一同步时序电路，其状态表如下： /Y A = 0