高速FPGA器件的顶层设计翻译(F).docVIP

毕业设计(英文)资料翻译 院 (系) : 专 业: 学生姓名: 学 号: 年 月 日 高速FPGA器件的顶层设计 鸣谢 在开始这份报告之前，我想感谢下面这些人，他们帮助我完成了这个项目，没有他们的帮助，我是不可能完成这个项目。 我要感谢我的主管韦力·拉克教授，他在整个项目进行中给了我很多的建议和鼓励，他还告诉我也面对在项目中遇到的困难。 我要感谢杨教授，他让我运用他的硬件运算法则。他还给我说明的例子源文件好让了解他的理论。我还要谢谢他卓越的多媒体的教程。这些多媒体教程包括了很多让我明白图像进程原理的概念。 我还要感谢阿·塔夫和雪瑞。他们是两个PH·D的研究生，他们在项目执行和应用上帮了我很多。 摘要 在这个项目中，我发现了一个高质量硬件设计的体系方法，有了这个方法，我成功地在高速硬件上运行了一个经典的凝胶图像算法。在这份报告中，我还会提到一个新器件，这种新硬件可以通过重新排列代码来自动完成高质量的硬件优化。这样它可以运行在最小的时钟周期中。这份报告分为5个章节 第一节是介绍：主要包括背景和所有相关的工作，还有一些我在这个项目上投资。 第二节是优化：在这一节中，我将着重描述用于优化的新器件。我还将论证一些器件可以自动优化的过程。 第三节是硬件拓展：在这节中，我将归纳几步改变一个软件，然后下载到硬件中。这些包括许多能改进性能或者保存硬件资源的器件。 第四节是范例分析：凝胶图像过程。在这节中，我将用凝胶图像过程作为一个例子来说明在第二节中讨论的硬件的资源和性能的影响。我还会比较两种器件和软件的应用的性能，软件的版本是：Pilchard 和 RC1000 第五节是结论，包括评估成就和期望的特性工作 网上也有这篇论文。网址：http://www.doc.ic.ac.uk/~mcn99/project/report.pdf 第一节：说明 自从Handel-C[5].a类C硬件语言的出现，一个完全的顶层的FPGA设计方法就被认识到。然而许多开发者当他们要设计高速运行的硬件的时候仍然停留在底层的语言上，比如VHDL这是因为开发者在底层的方法有许多实际电路的控制方法。但底层的设计在FPGA芯片规模逐渐变大的时候可能会达到极限。开发人员将不能用底层的设计来开发包括几十亿个门的高速电路。这个时候顶层的设计就可以达到要求了。这个项目的目的就是介绍一套系统的方法来设计顶层的高速硬件性能。 1.1背景和相关工作 在这节中，我将介绍一些材料来方便读者了解这篇论文中的一些概念。 1.1.1 现场可编程门阵列（FPGAs）[1] 像许多的可变成逻辑器件（PLDs）一样,FPGA是一块可编程的硬件，然而， PLDs的资源消耗和时间延时限制了其大小。而FPGA可以很轻易在一块集成芯片上设计一个有几百万个门的电路。FPGA的可再编程特性允许开发人员用比使用一块VLSI芯片更少的开发时间和更少的开发成本来设计。值得一提的是FPGA以每年两倍容量的发展。因为最新的芯片上有几百万个门，所以FPGA是开发复杂应用的系统理想开发平台。因此我在开发它的应用。 Pilchard [2] Pilchard是一个基于现场可编程门阵列（FPGA）的可配置的计算平台，它可以插在一台标准的个人电脑的133MHZ同步的动态RAM和双向存储器模块（DIMMS）的插槽中。相比于传统的利用PCI接口的FPGA器件，由于DIMM接口的宽带宽和低延时，Pilchard允许数据在更短的时间传出电脑或者传入电脑。然而由于DIMM接口原本不是设计为I/O接口的，所以需要额外的控制信号来表示数据读写过程的开始和结束。因此，由于Pilchard的发展和运用，顶层的性能设计方法好过底层的结构设计。这就证明了为什么一个用高性能的FPGA的顶层设计的系统方法是很有必要的。 RC1000 [3] RC1000是一个专为可配置的计算应用的32的PCI卡，它以库的形式全支持的程序包在适合这设备的电路设计ilchard的，在这份报告中，我将发展在这项目内一般介绍，并且可能在应用开发在不同设备上适用 编译 布局和布线 下载 1.1.6 Handel-C语言的扩展 [7] 一个PH.D的学生李东尤发明了一门支持硬件和软件的语言，他的方法是把C和Handel-C绑在一起，在这门语言中，用户可以指定哪个部分用于软件，哪个部分用于硬件。在这个项目中，他还开发了很多友好的用语FPGA器件和主机的通信接口，然而支持这门语言的器件还相当有限，这就是我为什么不选