用CMOS传输门和CMOS非门设计边沿D触发器详解.docVIP

《数字电子技术》研究性学习 用CMOS传输门和CMOS非门设计 边沿D触发器 姓 名： 贾岚婷 学 号： 班 级： 通信1307 指导老师： 侯建军 时 间： 2015年12月1日目录 摘要 3 关键字 3 正文 3 1 电路结构图及其原理 3 1．1传输门 3 1．2 与非门 3 1．3 D触发器电路 4 2 电路工作原理仿真 5 3 特征方程、特征表、激励表与状态图 5 3．1特征方程 5 3．2 特征表 5 3．3 激励表 6 3．4 状态图 6 4 激励信号D的保持时间和时钟CP的最大频率 6 5 设计的D触发器转换成JK触发器和T触发器 8 5．1 D触发器转换为JK触发器 8 5．2 D触发器转换为T触发器 9 6基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析 11 7 CMOS D触发器的应用——CD4013触摸开关 13 8 总结14 8．1 总结 14 8．2 感想 14 参考文献 15 摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。 关键词：CMOS传输门；CMOS非门；边沿D触发器； 结构图以及功能 CMOS传输门 图1传输门的结构图 原理： 所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。 传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。 由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。 CMOS与非门 图2与非门的结构图 原理：CMOS与非门的组成如上图所示，其工作原理如下： A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。 A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。 A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。 A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。 因此构成与非的关系。 总体电路 图3 D触发器结构图 原理： 当CP′的上升沿到达(即CP′跳变为1,CP′下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q′、Q′在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=Q′=D(CP上升沿到达时D的状态),而Q=Q′=D。 在CP′=1,CP′=0期间,Q=Q′=D,Q=Q′=D的状态一直不会改变,直到CP′下降沿到达时(即CP′跳变为0,CP′跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。可见,这种触发器的动作特点是输出端的状态转换发生在CP′的上升沿,而且触发器所保持的状态仅仅取决于CP′上升沿到达时的输入状态。正因为触