实训第二讲赵sdsd详解.pptVIP

CMOS模拟集成电路实训第二讲 东南大学集成电路学院 IC实验室 内容 Lab1-电流源负载共源级放大器 Lab1-两级运放的设计和仿真 写在开始前… … 根据工艺库文件查找几个计算需要的参数： Lab1-电流源负载共源级放大器 二、直流分析及关键语句 直流仿真过程 lab1-dc analysis-1 lab1-dc analysis-2 由仿真结果可以看出，在VIN=1.23300左右增益达到最大。 交流分析 交流仿真过程 lab1-ac analysis-1 Lab2：两级CMOS运算放大器的设计 指标 　　　　　 　　　　　　 　　　　　　　　　　 　　　　　 　 　　　　　　　　 　　　 要求 原理分析 直流特性仿真 交流特性仿真 修改参数满足指标 7.求S7 由S6, S5求得S7 取 74/1 60.5/1 18/1 7.5/1 3/1 W/L（计算值） M7 M6 M5、M8 M3、M4 M1、M2 MOS管 测量增益与相位裕度 相位裕度是电路设计中的一个非常重要的指标，用于衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲，定义为：运放增益的相位在增益交点频率时（增益幅值等1的频率点为增益交点），与-180°相位的差值。 lab2-cmos amp-ac-0v.sp dc=0V时的小信号仿真结果： dB gb= 5.5294E+06 phase= 5.5685E+01 增益为70.7247 56.7 60 相位裕量 70.7 74 GB 55.3 50 增益 仿真结果 设计要求 ? 由上表可以看出电路的设计没有达到设计要求。 148/1 121/1 18/1 7.5/1 5/1 W/L（优化值） 74/1 60.5/1 18/1 7.5/1 3/1 W/L（计算值） M7 M6 M5、M8 M3、M4 M1、M2 MOS管 测量增益与相位裕度 相位裕度是电路设计中的一个非常重要的指标，用于衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲，定义为：运放增益的相位在增益交点频率时（增益幅值等1的频率点为增益交点），与-180°相位的差值。 lab2-cmos amp-ac-0v.sp dc=0V时的小信号仿真 lab2-cmos amp-ac-2v.sp dc=2V时的小信号仿真 lab2-cmos amp-ac--1v.sp dc= -1V时的小信号仿真 测量输入共模范围 运算放大器常采用如图3所示的单位增益结构来仿真运放的输入共模电压范围，即把运放的输出端和反相输入端相连，同相输入端加直流扫描电压，从负电源扫描到正电源。得到的仿真结果如图3所示（利用MOS管的GD极性相反来判断放大器的同相端与反相端） 从图中可以得到输入共模范围满足设计指标(-1V~2V) lab2-cmos amp-ICMR.sp 测量输出电压范围 在单位增益结构中，传输曲线的线性收到ICMR限制。若采用高增益结构，传输曲线的线性部分与放大器输出电压摆幅一致，图6为反相增益为10的结构，通过RL的电流会对输出电压摆幅产生很大的影响，要注意对其的选取，这里我们选取RL=50K，R=60K.图8为输出电压范围 可以看出输出电压摆动大概在-2V~2V之间，基本满足要求 lab2-cmos amp-VOUTrange.sp 电源电压抑制比测试 因为在实际使用中的电源也含有纹波，在运算放大器的输出中引入很大的噪声，为了有效抑制电源噪声对输出信号的影响，需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比，式中的vdd=0，vin=0指电压源和输入电压的交流小信号为0，而不是指它们直流电平。需要注意的是，电路仿真时，认为MOS管都是完全一致的，没的有考虑制造时MOS管的失配情况，因此仿真得到的PSRR都要比实际测量时好，因此在设计时要留有余量。 我们可以计算出低频下正电源抑制比（PSRR+）为74.952dB，负电源抑制比为（PSRR-）为78.9178dB。 运放转换速率和建立时间分析 转换速率是指输出端电压变化的极限，它由所能提供的对电容充放电的最大电流决定。一般来说，摆率不受输出级限制，而是由第一级的源/漏电流容量决定。建立时间是运算放大器受到小信号激励时输出达到稳定值(在预定的容差范围内)所需的时间。较长的建立时间意味着模拟信号处理速率将降低。 为了测量转换速率和建立时间，将运算放大器输出端与反相输入端相连，如图所示，输出端接10pF电容，同相输入端加高、低电平分别为+2.5V和-2.5V。在图中波形的上升或下降期