毕业论文（设计）基于EDA技术出租车计费器的设计(样本)说明书.docVIP

基于EDA技术出租车计费器的设计摘要 本文以Altera公司的DE2开发板为中心，Quartus Ⅱ软件作为开发平台，使用Verilog HDL语言编程，设计了一个出租车计费的计费器模型。在程序描述的过程中，用了行为描述方式和结构描述方式二种描述方式对进行描述。该计费器能动态扫描电路，将车费和路显示出来，各有两位小数。整个自动控制系统由个主要电路构成：里程和车费计算和动态显示。最后给出了仿真的波形，并硬件实现。关键字：出租车计费器，Verilog HDL 引言 Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种用文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。现在，随着系统级FPGA以及片上系统的出现，软硬件协同设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计相结合。 随着出租车行业的发展，对出租车计费器的要求也越来越高，用户不仅要求计费器性能稳定计费准确，而且要求在乘坐出租车时，显示起步价、行车里程二部分，由自动计费器自动记录。安装在与汽车轮相连接的传感器在汽车行进时向自动计费器发送脉冲信号，在一