第七章存储器层次结构重点分析.ppt

7.2主存储器 1、主存的主要性能指标 2、主存和cpu联系 3、半导体读写存储器 4、只读存储器 5、存储器与cpu的连接 S（容量）=W（存储字数）*L（字长（位）） 难点：对于一定容量的存储器，按字节或字寻址访问范围是不同的。 例：设地址线24根： 按字节寻址 224=16M 若字长16位： 按字寻址 8M 若字长32位： 按字寻址 4M 例：某机器字长是16位，cpu可输出20条地址线，16条数据线，一条控制线?we .实际使用主存空间为64K*16位。由16k*8位的ROM芯片4片构成32K*16位的ＲＯＭ空间；由１６K*16位的ＲＡＭ芯片２片构成32K*16位的ＲＡＭ空间． 　　　要求画出ｃｐｕ与主存之间的连线图，并说明实际存储器中ROM和RAM的地址范围。 下标用于选取Cache中的单元，假如下标有n位，则下标可以有2n个值，因此Cache中的单元数必须是以2为基数的指数 在MIPS机器结构中，一个字由四个字节组成，因此CPU地址的最后两位用作块偏移地址，用于从信息块中选取所需字节 Cache的实际位数为： Cache单元数×(字块大小﹢标志位数﹢有效位数)，以上机器的Cache实际位数为2n×(32﹢(32﹣n﹣2)﹢1)= 2n×(63﹣n)。 五、 Cache读缺失处理 Cache实例介绍 六、空间局部性原理的利用 增加块大小能有效地降低失效率，因为大块较好地利用了空间局部性。 当块的容量增大时，Cache所能容纳的块数减少，映射到Cache的主存块之间的竞争就非常激烈。因此当Cache的大小超过某个上限值时再继续增加块大小，反而会使失效率上升。 因而可知：当Cache容量较小时，不能使块取得过大。 块大小与缺失率的关系：见P439 ?增加块大小引起的另一个问题是增大了缺失损失。 ?两种方法可以适量减少缺失损失： 1、一种叫作预取法（early restart）。 CPU在接收到第一个它所需要的字时就开始执行，而不是等到完整的块到达时才执行。适用于取指令，而对取数据则效用不大。 2、另一种称为申请字优先法（critical word first）。它让主存首先传输处理器申请访问的字，其余的字稍后再传。但需要复杂的机制来重新组织存储器。 ?还可以通过提高存储器带宽减少缺失损失。 7.3 Cache性能的评估与提高 例如：主存地址为12的块在容量为8的cache中。从图中可以看出三种映射方式的差异。 如图所示是大小为8个块的Cache几种可能的组相联映射结构。 在Cache容量、块大小一定的情况下，关联度越高，Cache块冲突率、失效率越低，而映射机构的实现越复杂、成本越高。 4、减少缺失损失：利用多级Cache技术 设计Cache时要考虑两方面的需求： ?一方面要将Cache设计得更快（意味着容量小）以匹配CPU的速度增长 ?另一方面则要将Cache设计得更大（意味着速度慢）以缩小主存和CPU之间日益增大的速度差距。 为了满足这两种需求，许多高性能处理器支持多级Cache，一般是采用二级Cache。当第一级Cache（一般做在处理器芯片上）发生缺失时，就需要访问第二级Cache（一般位于处理器芯片外，也称为片外Cache）。 作业 1．简述提高主存储器性能的措施。 2．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？ 3．一个Cache采用直接映射方式，数据容量为64KB，块大小为一个字。假设CPU地址为32位，求这个Cache的实际大小？ 4．假设执行gcc程序指令Cache的缺失率为2%，数据Cache的缺失率为4%。如果一台机器CPI为2，且不存在存储器阻塞。所有缺失引起的损失为40个时钟周期。若有一个从不产生缺失的理想Cache，则机器速度能快多少？（gcc中存字和取字指令出现的频率为36%。） 6.4 虚拟存储器 虚拟存储器（virtual memory）是整个存储器体系结构中用于管理主存/辅存存储层次的存储管理技术 是为了多道程序间安全有效地共享主存，满足应用程序对高速大容量主存的需求 虚拟存储器实现了程序的逻辑地址与物理地址之间的转换，这种转换保证了每道程序的私有主存空间不会与别的程序冲突。 虚拟存储器中，用页面(page)来表示块这个概念。称缺失为缺页中断（page fault） 由CPU产生虚地址(virtual address), 由软硬件共同将其转换成物理地址(physical address)以访