多功能数字钟_new要点.doc

学 号： 0121302930234 课 程 设 计 题 目 多功能数字钟的设计与实现 学 院 信息工程学院 专 业 通信工程 班 级 通信1301 姓 名 徐晗 指导教师 黄铮 2015 年 7 月 10 日 课程设计任务书 学生姓名： 专业班级： 指导教师： 工作单位： 题 目: 数字的设计 初始条件： 集成译码器、计数器、定时器、脉冲发生器和必要的门电路等用数码管显示时间计数值。要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 有译码、七段数码显示功能，能显示时、分、秒计时的结果。 设计提供连续触发脉冲的脉冲信号发生器， 校时单元、闹钟单元和整点报时单元。确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排： 1、 年 月日，课设具体实施计划与课程设计报告格式的要求说明。 2、 年 月 日至 年 月 日，方案选择和电路设计。 、 年 月 日至 年 月 日，电路调试和设计说明书撰写。 、年月日上交课程设计成果及报告，同时进行答辩。 指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日 目录 3 摘要 4 多功能数字钟的设计与实现 5 1 设计功能要求 5 2 系统原理框图 6 3 方案设计与论证 7 4 电路模块分析 7 4.2 译码显示单元电路 10 4.3 校时电路 13 4.4 整点报时电路 14 4.5 定时闹钟电路 14 4.6 555振荡器 16 4.7 分频器电路 17 5 仿真及调试 18 5.1 总体仿真图 18 5.2 各功能仿真调试 19 5.2.2 定时闹钟电路仿真调试 20 5.3 仿真时出现的问题 22 6 电路的安装与调试 22 7 结果分析与小结 23 7.1结果分析 23 7.2 设计小结 23 参考文献 25 元件清单 26 摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和24进制计时计数器，秒、分、时的译码显示部分及校正电路等。 关键词：数字钟、振荡器、计数器、译码驱动 1 数字钟设计功能及方案论证 基本功能： 1）设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 有译码、七段数码显示功能，能显示时、分、秒计时的结果。 设计提供连续触发脉冲的脉冲信号发生器， 校时单元、闹钟单元和整点报时单元。 2 设计原理及框图 计数器电路：计数器电路由秒计数器、分计数器及时计数器构成。根据设计要求，其中，时计数器为24进制，分计数器及秒计数器为60进制计数器。 译码显示电路：由74LS48芯片组成的译码电路将计数器输出的8421BCD码转化为数码管所需的逻辑状态，并为保证数码管正常工作提供足够工作电流。 整点报时电路：在数字钟电路出现整点时，数字钟会自动报时，其工作方式是发出连续的音频声波，复杂一些的可以是实时语音或音乐提示。 定时闹钟电路：要求可以设定一个指定的时间，是数字钟在指定时刻发出信号，使蜂鸣器“闹时”。 555振荡器电路：石英晶体振荡器电路给数字钟提供一个频率稳定的32768Hz的方波信号，可保证数字钟的走时准确及稳定。 分频器电路：分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。 数字钟原理框图如下： 图1.1 数字钟原理框图 3 电路模块分析 3.1计数器电路 计数