浅谈LVDS 信号电连接设计.docVIP

浅谈LVDS 信号电连接设计 　　摘要：LVDS（Low-Voltage Differential Signaling）是一种低压差分信号传输技术。实践证明在设计时遵循一定的设计规范可以降低产品后期调试风险和缩短产品交付使用周期。根据实际工程经验提出机箱、连接器和接口电路设计规范，经过实际工程应用验证，遵循这些规范基本可以避免LVDS信号设计“陷阱”。 中国论文网 /8/view-7221191.htm 　　关键词：LVDS；规范；电连接；连接器；接口电路 　　中图分类号：TP391 文献标识码：A 文章编号：1009-3044（2015）35-0145-02 　　1 概述 　　1.1 LVDS工作原理 　　图 1为LVDS的工作原理示意图，其驱动器由一个恒流源（通常为3.5mA）驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），所以几乎全部的驱动电流将流经100Ω的终端电阻在接收器输入端产生约350mV的电压。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生一个有效的”0”或”1”逻辑状态。 　　1.2 LVDS特点 　　LVDS技术特点包括：1）高速传输能力，LVDS的传输能力最高可达2Gbps；3）低电压、低功耗，LVDS采用用CMOS工艺实现提供了低的静态功耗；3）低噪声辐射；4）采用差分传输模式有较强的抗干扰能力。 　　1.3 LVDS标准 　　LVDS标准最早起源于1995年电信工业协会的技术报告，2001年电信工业协会对其晚上并重新出版成为LVDS的标准（ANSI/TIA/EIA-644-A）。如表1所示，LVDS标准只规定了发送端和接收端的电气特性，对功能、协议、电缆特性等不做要求，因为具有良好的扩展性。 　　2 LVDS设计规范 　　LVDS信号数据传输率覆盖100Mbps～2Gbps。电连接设计（例如PCB、连接器）需要当作传输线来对待而不能再简单当作信号互联的媒介，需要从系统角度考虑阻抗匹配、信号短接等问题。 　　2.1 电路设计规范 　　2.1.1 EMI设计 　　LVDS信号滤波设计主要为针对如时钟信号、总线信号做滤波设计，时钟信号在发送端增加RC滤波设计，减小干扰通过时钟对外的辐射发射干扰；针对差分信号，其滤波设计需在端口增加共模电感进行滤波。 　　LVDS信号抗干扰设计分为固定路径干扰和空间自由干扰，针对固定路径的干扰，我们可以在干扰路径上进行防护设计，针对空间自由干扰，我们可以在敏感源上进行防护设计：（1）固定路径干扰的项目如传导抗扰度测试，其干扰路径一般为电源或者信号线，故LVDS电路设计只需要在接口增加防护设计，接口增加磁珠吸收后对地增加电容，使干扰以最快的路径泄放掉；（2）空间自由干扰项目如辐射抗扰度，静电干扰产生的电场干扰，此类干扰的路径为空间传播，在LVDS电路上可以针对敏感设备增加一些防护措施，常用措施为增加磁珠、电容等。 　　为减少LVDS信号和别的信号之间的串扰，应遵循：1）在同一PCB 层上，单端信号距离LVDS信号至少12 mm；2）差分线之间的距离不应超过信号线宽度的两倍；3） 电路板的厚度应大于信号线之间的距离；4）两个相邻差分对之间的距离应大于或者等于2倍独立信号线之间距离。 　　2.1.2阻抗匹配 　　为LVDS信号设计阻抗匹配时，应遵循：1）将匹配跨接电阻放在靠近差分信号接收端，推荐跨接一个100?电阻，电阻精度为1%或2%；2）推荐使用表面贴薄膜0805封装的芯片电阻；4）为避免阻抗的不连续性，PCB布线禁止使用90°直角转弯，建议采用45°弧线走线；5）尽量减少PCB布线的过孔数量，且保持差分队过孔数量相同。 　　2.1.3布局和供电规范 　　LVDS信号布局和供电应遵循：1）PCB至少为4层板，LVDS信号和TTL/CMOS信号需用电源层或地层进行隔离； 2）LVDS的驱动器和接收器尽可能靠近连接器放置；3）靠近驱动器或接收器Vcc管脚处放置一个4.7μF或10μF电容，且要考虑信号的工作频率和电容最佳工作频率的匹配性；4）靠近每一个驱动器或接收器Vcc管脚处放置至少一个0.1μF和一个0.001μF电容；5）电源和地线尽量的宽以降低电源回流阻抗。 　　2.2 连接器选型和信号排布 　　连接器选型时主要考虑连接器的电气性能，其中包括接触电阻、抗电强度、绝缘电阻、电磁干扰泄露衰减、特征阻抗、串扰、传输延迟和时滞。LVDS器件选型时主要考虑特征阻抗、串扰和时滞。 　　2.2.1 机箱连接器选型规范 　　机箱连接器选型应遵循：1）选用差分连接器，例如YMG差分连接器和J599系列连接器；2）接触件阻抗匹配，例如CF81/2系列的阻抗为100Ω，CF83/84 Ω，CF85/86系列的