一位全加器实验电路方法的研究.docVIP

一位全加器实验电路设计方法的研究 班级 姓名 指导老师 摘 要 讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PL A ,分别设计了4 种一位全加器实验电路,并对各种设计方法进行了较。 这些方法对其他数字逻辑电路的设计具有指导作用。 前 言 　数字逻辑实验电路的分析和设计是计算机硬件的基础知识,也是学习后续课程的基础,在教学、科研、产品开发等方面都占居十分重要的地位[ 1 ] 。在数字计算机中,2 个二进制数之间的加减乘除算术运算都是由若干加法运算实现的[ 2 ] 。 全加器是算术逻辑运算的重要组成部分,对其深入探索研究有重要的意义。 目 录 一、一位全加器及其表达式…………………………4 二、一位全加器实验电路的几种设计方法…………5 2.1 2种用门电路设计的对比…………………………5 2.2 用译码器设计 …………………………………6 2.3 用数据选择器设计 ……………………………7 2.4 用ROM 设计 …………………………………8 2.5 用可编程逻辑阵列PLA设计 ……………………9 三、Tanner Pro工具使用介绍 ……………………11 3.1 S-edit的介绍 …………………………………………11 3.2 用S-edit画图 …………………………………………12 四、各种设计方法的比较 ………………………… 五、参考文献