ASIC设计概要.ppt

第7章 ASIC设计 第7章 ASIC设计 7.1 ASIC的设计手段 7.2 GAL器件的编程及应用 7.3 CPLD/FPGA器件的编程及应用 7.4 SOPC简介 7.1 ASIC的设计手段 7.1.1 ASIC设计的发展历程 集成电路的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在的可以全自动实现的过程。这也是近几十年来计算机技术、半导体技术和半导体集成电路技术等，尤其是电子信息技术发展的结果。从集成电路设计手段的发展过程划分，集成电路的设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化(EDA)、电子系统设计自动化(ESDA)以及用户现场可编程器(FPGA)等阶段。 7.1.2 ASIC设计方法 就ASIC设计方法而言，集成电路的设计方法可分为全定制、半定制和可编程ASIC设计三种方式。 1．全定制设计 全定制ASIC是利用集成电路的最基本设计方法，对集成电路中所有的元器件进行精工细作（要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素）的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。 全定制设计的主要特点 全定制设计的主要特点如下： 需要丰富的经验和特殊的技巧，需要掌握各种微电子电路的设计规则和方法,一般由专业微电子IC设计人员完成； 常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计； 布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。 版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺； 设计要求高、周期长，设计成本昂贵。 2.半定制设计 半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。半定制主要适合于开发周期短，低开发成本、投资、风险小的小批量数字电路设计。 基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如门电路，多路开关，触发器，时钟发生器等，按照某种特定的规则排列，与预先设计好的大型单元一起，根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。 半定制设计 基于标准单元设计方法的主要特点 用预先设计、预先测试、预定特性的标准单元库，省时、省钱、少风险； 设计人员只需确定标准单元的布局以及单元的互连； 所有掩膜层是定制的； 制造周期较短，开发成本不是太高； 需要花钱购买或自己设计标准单元库； 要花较多的时间进行掩膜层的互连设计。 半定制设计 基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上，根据电路功能和要求通过掩膜互连的方法完成专用集成电路设计。 用门阵列设计的ASIC中，只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列MGA（Masked Gate Array）。 门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。 半定制设计 基于门阵列的设计方法的主要特点： 适合于开发周期短，低开发成本的小批量数字电路设计； 门阵列基本单元固定，不便于实现存储器之类的电路； 在内嵌式门阵列中，留出一些IC区域专门用于实现特殊功能，如设计存储器模块或其它功能电路模块。 3. 可编程ASIC设计 可编程ASIC器件分为可编程逻辑器件（PLD）和现场可编程门阵列（FPGA）两类。 目前常用的可编程逻辑器件类型有：通用阵列逻辑（GAL）和复杂的可编程逻辑器件（CPLD）。 可编程逻辑器件的特点有： 无定制掩膜层或逻辑单元； 设计周期短； 单独的大块可编程互连； 具有可编程阵列逻辑，触发器或锁存器组成的逻辑宏单元矩阵。 可编程ASIC设计 现场可编程门阵列（FPGA）具有现场可编程特性，一般地讲，现场可编程门阵列比可编程逻辑器件规模更大、更复杂。 现场可编程门阵列的主要特点有： 无定制掩膜层； 基本逻辑单元和互连采用编程的方法实现； 核心电路是规则的可编程基本逻辑单元阵列，可以实现组合逻辑和时序逻辑； 设计周期很短。 7.2 GAL器件的编程及应用 GAL逻辑器件具有如下特点： 采用高速电可擦CMOS工艺制造的，CMOS的低功耗特性； 可多次擦除和编程，适合于学习和样机研制； 器件速度快，不低于任何其他TTL可编程逻辑芯片的速度。 在本书中，我们将介绍两