数字电路逻辑设计第7章解析.ppt

* 一个具有3个输入变量、可提供6个“与”项、产生3个输出函数的PLA逻辑结构图及其相应阵列图如下图所示。 在PLA中，n个输入变量的“与”阵列通过编程提供需要的P个“与”项，“或”阵列通过编程形成“与-或”函数式。由PLA实现的函数式是最简“与-或”表达式。 PLA的存储容量不仅与输入变量个数和输出端个数有关，而且还和它的“与”项数(即与门数)有关，存储容量用输入变量数(n)、与项数(p)、输出端数(m)来表示。 前面所示PLA的容量为3—6—3。目前常见的有容量为16—48—8和14—96—8等PLA器件。 二. 应用举例 采用PLA进行逻辑设计，可以十分有效地实现各种逻辑功能。相对PROM而言，PLA更灵活、更经济、结构更简单。 用PLA设计组合逻辑电路时，一般分为两步： ● 将给定问题的逻辑函数按多输出逻辑函数的化简方法简化成最简“与-或”表达式； ● 根据最简表达式中的不同“与项” 以及各函数最简“与-或”表达式 确定“与”阵列和“或”阵列，并画出阵列逻辑图。 例 用PLA设计一个代码转换电路，将一位十进制数的8421码转换成余3码。 解 设ABCD------表示8421码，WXYZ-----表示余3码，可列出转换电路的真值表如下表所示。 8421码 A B C D 余3码 W X Y Z 8421码 A B C D 余3码 W X Y Z 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 d d d d d d d d d d d d d d d d d d d d d d d d 根据真值表写出函数表达式，并按照多输出函数化简法则用卡诺图进行化简，可得到最简“与-或”表达式如下： 由此可见，全部输出函数只包含9个不同“与”项，所以，该代码转换电路可用一个容量为4 —9—4的PLA实现，其阵列图如图所示。 7.2.3 可编程阵列逻辑PAL PAL(Programmable Array Logic)是在PROM和PLA的基础上发展起来的一种可编程逻辑器件。它相对于PROM而言，使用更灵活，且易于完成多种逻辑功能，同时又比PLA工艺简单，易于实现。 PAL由一个可编程的“与”阵列和一个固定连接的“或”阵列组成。图 (a)给出了一个三 输入三输出PAL的逻辑结构图，通常将其表示成图 (b)所示形式。 一. PAL的逻辑结构 PAL每个输出包含的“与”项数目是由固定连接的“或”阵列提供的。一般PAL器件可为每个输出提供8个“与”项，使用这种器件能很好地完成各种常用逻辑电路的设计。 PAL器件的结构(包括输入、输出、“与”项数目)是由生产厂家固定的。 从PAL问世至今，大约已生产出几十种不同的产品，按其输出和反馈结构，大致可将其分为5种基本类型。 (1) 专用输出的基本门阵列结构 这种结构类型适用于实现组合逻辑函数。典型产品有PAL10H8(10个输入，8个输出，输出高电平有效)，PAL12L6(12个输入，6个输出，输出低电平有效)等。 二. PAL的基本类型 (2) 带反馈的可编程I/O结构 带反馈的可编程I/O结构，通常又称为异步可编程I/O结构。该类PAL器件典型产品有PAL16L8(10 个输入，8个输出，6个反馈输入)以及PAL20L10(12个输入，10个输出，8个反馈输入)。 (3) 带反馈的寄存器输出结构 带反馈的寄存器输出结构使PAL构成了典型的时序网络结构。该类器件的典型产品有PAL16R8(8个输入、8个寄存器输出、8个反馈输入、1个公共时钟和1个公共选通)。 (4) 加“异或”、带反馈的寄存器输出结构 这种结构是在带反馈寄存器输出结构的基础上增加了一个异或门，该类电路的典型产品有PAL16RP8 (8个输入，8个寄存器