数字电路设计王鹏解析.pptxVIP

数字电子电路系统的设计; 在数字电路课里，对常用数字部件，如加法器、比较器、数据分配器与选择器、计数器、编码器及译码器等功能部件的设计进行了较详细地讨论。故这里只打算就由以上功能部件组成数字系统的一些问题加以讨论。;一、数字系统的组成;输入电路;2、输出电路;4、时基电路;二、数字系统的类型;2、根据数字系统所完成的任务性质还可将其分成数字测量系统、数字通信系统和数字控制系统三大类。 3、根据逻辑功能的不同特点，可以将数字电路分为组合逻辑电路和时序逻辑电路。;三、数字系统的设计步骤;;1、分析设计要求，明确性能指标;3、设计各子系统（或单元电路）;4、控制电路的设计;四、数字电路的安装与调试;1）调试方法;五、目前数字电路的趋势;（一）组合逻辑电路的分析方法;例：试分析图示逻辑电路的功能。;组合逻辑电路的设计方法; ① 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。 ② 根据真值表，写出相应的逻辑函数表达式。 ③ 选定器件类型。 ④ 根据所选器件：对逻辑式化简变换为与门电路相对应的最简式 （用门实现）、对逻辑式变换（用MSI实现） ⑤ 根据化简的逻辑函数表达式画出逻辑电路图。 ⑥ 工艺设计。;例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。;③卡诺图化简;若干典型的组合逻辑集成电路;一、编码器（Encoder）;二、译码器（Decoder）;输入;2、二—十进制译码器(74HC42);以十进制数码直观地显示数字系统运行的、二进制代码表示的数据，称为显示译码器。;三、数据选择器;S;四、加法器;②全加器：需考虑低位进位将两个一位二进制数A和B相加。;=1;五、数值比较器（Comparator）;A2 B2 AB;触发器是构成时序逻辑电路的基本逻辑部件。 a)它有两个稳定的状态：0状态和1状态； b)根据不同的输入信号，可以被置成0态和1态； c）当输入信号消失后，所置成的状态能保持不变;现态：锁存器接收输入信号之前的状态，也就是锁存器原来的稳定状态。;反映SR锁存器输入信号取值和状态之间对应关系的图形称为波形图;电平触发的触发器;CLK＝0时，触发器保持原来状态不变。;电平触发SR触发器的特性表;令S=D，R=D，得D触发器;;主从SR触发器的特性表;例 主从SR触发器; 主从JK触发器电路结构和逻辑符号;主从JK触发器特性表;2.CLK=1时，J、K输入信号发生了变化： ①若CLK下降沿前Q=0，且CLK=1期间J、K信号若出现使Q变为1的组合，即JK=10或11，则CLK下降沿时Q变为1。 ②若CLK下降沿前Q=1，且CLK=1期间J、K信号若出现使Q变为0的组合，即JK=01或11，则CLK下降沿时Q变为0。;边沿触发的触发器;;　　各种不同逻辑功能的触发器的特性方程为： SR触发器： Qn+1=S+RQn，约束条件：RS＝0 JK触发器： Qn+1=JQn+KQn D 触发器： Qn+1=D T 触发器： Qn+1=TQn+TQn T＇触发器： Qn+1=Qn;时序逻辑电路的分析;时序电路;例;2;3;4;5;驱动方程;;能自启动的异步十进制加法计数器;寄存器;74LS175四位数据寄存器;单向右移寄存器;; 计数器;;计数 脉冲数;16进制加法计数器 状态转换图