基于FPGA的UART模块设计论文精要.docVIP

西安科技大学研究生考试试卷 题号 分 数 阅卷人 1 2 3 4 5 6 7 8 9 10 总分 学 号 201507354 研究生姓名 王晓辉 考 试 科 目 现代通信理论 考 试 日 期 2016.01.04 课 程 学 时 54 开（闭）卷 开卷 基于FPGA的UART模块设计 摘 要 通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种广泛应用于短距离、低速、低成本通信的串行传输接口。UART允许在串行链路上进行全双工通信。常见的串行接口芯片能够实现比较全面的串行通信功能。而在实际应用中，我们往往并不需要如此完整的功能，从而会造成资源的浪费和成本的提高。由于常用UART芯片比较复杂且移植性差，本文提出一种采用可编程器件FPGA实现UART功能的方法。采用TOP-DOWN设计方法，对系统划分模块以及各个模块的信号连接，然后进行模块设计，并用VHDL语言编写代码来实现各模块功能，从而简化了电路、减小了体积、提高了系统的可靠性。使用Quartus自带的仿真器对各模块进行功能仿真和时序仿真，实现了发送、接收等功能，验证了结果，表明设计正确，功能良好，符合设计要求。 关键词:FPGA VHDL UART 有限状态机 The Design of Universal Asynchronous Receiver Transmitter Based on FPGA Abstract UART (Universal Asynchronous Receiver Transmitter) is a widely used for short-range, low-speed, low-cost serial communication transmission interface. UART allow full-duplex communication on serial links. Common serial interface chips can realize comprehensive serial communication function. In practice, we often did not need such a complete feature, which will result in waste of resources and higher costs. As the UART chips used more complex and it’s transplantation is poor, this paper, presents a method that a implementation of UART based on programmable devices FPGA. TOP-DOWN design method is used, the system is divided into modules and signal connections of each module, the module function is designed in VHDL language. In this way, the design can simplifies the circuit, reduces the volume, improves the reliability of the system . Using Quartus’ simulator for each module function simulation and temporal simulation，designing has realized send, receive, and other functions. Verifing the results, suggests that the design comply with the design requirements. Key Words：FPGAVHDL; UART; FSM 目 录 第一章 绪 论 1 1.1 课题背景与现实意义 1 1.2 课题研究的现状及相关技术的介绍 1 1.2.1 UART芯片的性能指标 1 1.2.2 FPGA的发展历程和结构介绍 2 1.2.3 FPGA的设计方法及软件平台 3 1.2.4 VHDL语言简介 4 1.3 本文的研究内容 5 1.4