实验十_可控脉冲发生器实用技术.docxVIP

实验十 可控脉冲发生器 一、实验目的 1.掌握脉冲发生器的设计原理。 2.掌握脉冲接受和发送的方法。 减法 计数器 脉冲发生控制 预置数 LOAD control 计数显示 脉冲输出 clk 接收 脉冲器 计数显示 实验原理 本次设计由发送脉冲模块和接收脉冲模块组成，发送脉冲模块可由用户设置一次发送过程中脉冲的个数，发送过程中由二极管显示输出脉冲并用数码管记录脉冲个数，接收脉冲模块接收脉冲并输出到数码管显示，接受脉冲模块和发送脉冲模块采用同一个时钟工作。 实验内容 用VHDL语言设计可控脉冲发生器。 通过仿真或观察波形图验证设计的正确性。 编译下载验证结果。 设计提示 注意IF语句的嵌套。 注意脉冲的消抖问题和接受脉冲模块的采样方式。 实验报告要求 写出可控脉冲发生器的VHDL源程序。 叙述模块间通讯的工作原理。 3 画出模块通讯的工作波形图. LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT IS PORT(CLK,LOAD:IN STD_LOGIC; LI,HI:IN STD_LOGIC_VECTOR(3 DOWNTO 0); LO,HO,LD,HD:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END ENTITY CNT; ARCHITECTURE CN OF CNT IS SIGNAL L_COUNT, H_COUNT, L_D, H_D : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(LI,HI,LOAD,CLK)IS VARIABLE LTEMP, HTEMP, L_T, H_T : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF(LOAD = 1)THEN L_COUNT = LI; H_COUNT = HI; L_D = (OTHERS = 0); H_D = (OTHERS = 0); ELSIF(CLKEVENT AND CLK = 1)THEN IF(LOAD=0)THEN IF(L_COUNT 0)THEN LTEMP := L_COUNT - 1; HTEMP := H_COUNT; ELSIF(H_COUNT 0)THEN HTEMP := H_COUNT -1; LTEMP := 1001; ELSE LTEMP := (OTHERS = 0); HTEMP := (OTHERS = 0); END IF; IF(L_D 9)THEN L_T := L_D + 1; ELSIF(H_D 9)THEN L_T := (OTHERS = 0); H_T := H_D +1; ELSE L_T := (OTHERS = 0); H_T := (OTHERS = 0); END IF; L_D = L_T; H_D = H_T; L_COUNT = LTEMP; H_COUNT = HTEMP; END IF; END IF; LO = L_COUNT; HO = H_COUNT; LD = L_D; HD = H_D; END PROCESS; END ARCHITECTURE CN; 说明 LI HI,分别为输入的BCD低4位与高4位 LO,HO 为预置数减计数显示 HO(3~0)接M4D~M4A; LO(3~0) :M3D~M3A LD,HD 为加计数显示 HD(3~0)接M2D~M2A; LD(3~0) :M1D~M1A 使用时首先LI(K1~K4) HI(K5~K8) 预置数，再然后LOAD(接K9)调为1，LED 会显示预置数，再把 LOAD改为0； 接着就可以按脉冲了，比如预置数为12（0001 0010）M4M3显示由12变到0 ，M2M1显示由0变到12，和总为12；