微型计算机与接口技术第5章.pptVIP

第5章 存储器系统 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 2. 两种存储系统 在一般计算机中主要有两种存储系统： 1. 半导体存储器（内存储器、主存） 半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存 储元。 若干存储元构成一个存储单元。 2. 半导体存储器的分类 半导体存储器 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 1. SRAM的特点 存储元由双稳态电路构成，存储信息稳定。 2、典型SRAM芯片 SRAM6264： 容量：8K X 8b 外部引线图 3、6264的工作过程 读操作 写操作 4. 6264芯片与系统的连接 5. 存储器编址 6264芯片的编址 存储器编址 6. 译码电路 将输入的一组高位地址信号通过变换，产 生一个有效的输出信号，用于选中某一个 存储器芯片，从而确定了该存储器芯片在 内存中的地址范围。 将输入的一组二进制编码变换为一个特定 的输出信号。 译码方式 全地址译码 部分地址译码 全地址译码 用全部的高位地址信号作为译码信号，使 得存储器芯片的每一个单元都占据一个唯 一的内存地址。 全地址译码例 6264芯片全地址译码例 该6264芯片的地址范围 = F0000H~F1FFFH 全地址译码例 若已知某SRAM 6264芯片在内存中的地址为： 3E000H～3FFFFH 试画出将该芯片连接到系统的译码电路。 全地址译码例 设计步骤： 写出地址范围的二进制表示； 确定各高位地址状态； 设计译码器。 全地址译码例 部分地址译码 用部分高位地址信号（而不是全部）作为译码 信号，使得被选中的存储器芯片占有几组不同 的地址范围。 下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。 部分地址译码例 两组地址： F0000H —— F1FFFH B0000H —— B1FFFH 全地址译码应用举例 由题知地址范围： 0 0 1 1 1 0 0 0 … … … 0 0 0 1 1 1 0 0 1 … … … 1 二、动态随机存储器DRAM 1. DRAM的特点 存储元主要由电容构成； 由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。 2. 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址信号线； 地址信号线的数量仅 为同等容量SRAM芯 片的一半。 只需要8根地址线。一根数据输入线和一根数据输出线。 主要引线 行地址选通信号。用于锁存行地址； 列地址选通信号。 DIN： 数据输入 DOUT：数据输出 工作原理 数据读出 数据写入 刷新 三、存储器扩展技术 1. 存储器扩展 2. 存储器扩展方法 位扩展 字扩展 字位扩展 位扩展 位扩展：每单元字长的扩展。 存储器芯片的字长小于内存单元的字长 时——需进行位扩展。 位扩展例 用8片2164A芯片构成64KB存储器。 位扩展方法： 将每片的地址线、控制线并联，数据线分 别引出。 位扩展特点： 存储器的单元数不变，位数增加。 字扩展 地址空间的扩展 芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。 字扩展例 用两片64K×8位的SRAM芯片构成容量为128KB的存储器 两芯片的地址范围分别为： 20000H～2FFFFH 30000H～3FFFFH 字扩展例 字位扩展 设计过程： 根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存储器，需要的芯片数为： （M / L） ×（N /