关于状态机时序与功能仿真中存在的问题.docVIP

关于状态机时序与功能仿真中存在的问题 下图是一个状态机的状态转移图（黄色圆圈中的数字为该状态下的输出，曲线上方的等式为状态转移条件） 图1 由s0、s1、s2、s3四种状态构成的状态机 下面的代码实现了上图所示的状态机（出自《VHDL经典实例》——黄任）， library ieee; use ieee.std_logic_1164.all; entity moore is port ( reset :in std_logic; clock : in std_logic; din : in std_logic; dout : out std_logic_vector(2 downto 0) ); end; architecture mooremachine of moore is type state_type is (s0,s1,s2,s3); signal presentstate:state_type; signal nextstate :state_type; begin state_reg: process(reset,clock) /*综合成时序逻辑，很可能是一个D触发器*/ begin