COP-FLY-I组成原理实验指导书详细分解.docVIP

目 录 1 COP-FLY-I硬件结构 2 2脱机运算器实验 7 3 存储器实验 13 4 微程序控制器实验 17 5 模型计算机的实现 25  1. COP-FLY-I硬件结构 1.1 COP-FLY-I实验系统 COP-FLY-I实验系统主要由以下部件构成：运算器电路、控制器电路、存储器电路、地址/时序电路、操作台、显示电路、逻辑笔电路以及软硬件通讯电路。 图1.1 COP-FLY-I实验系统整体结构框图 1.2 COP-FLY-I实验系统的电气结构 1、 模型计算机时序信号 COP-FLY-I模型计算机主时钟MF的频率为1MHz，执行一条微指令需要3个节拍脉冲T1、T2、T3。COP-FLY-I模型计算机时序采用不定长机器周期，绝大多数指令采用2个机器周期W1、W2，少数指令采用一个机器周期W1或者3个机器周期W1、W2、W3。 2、 模型计算机组成 I 时序发生器 时序发生器集成在时序控制电路小板上，产生节拍脉冲T1、T2、T3，节拍电位W1、W2、W3，以及中断请求信号ITNQ。主时钟MF采用石英晶体振荡器产生的1MHz时钟信号。T1、T2、T3的脉宽为1微妙。一个机器周期包含一组T1、T2、T3。 II运算器 运算器集成在一片EPM1270的芯片内，主要由ALU加寄存器堆两部分构成。寄存器堆包含2-4译码器、4个8位寄存器R0、R1、R2、R3，4选1选择器A，4选1选择器B。2-4译码器产生信号LR0、LR1、LR2和LR3，选择数据线上的数据被保存到R0～R3的哪个寄存器，再由4选1选择器选择将R0～R3中的哪个数据送到ALU的A/B端口。 运算器对A端口和B端口的8位数进行加、减、与、或和数据传送5种运算，产生8位数据结果、进位标志C和结果为0标志Z。当信号ALUBUS为1时，将运算的数据结果送数据总线DBUS。 III数据/地址开关AD9～AD0 10位数据/地址开关AD9～AD0是双位开关，拨到上边表示“1”，拨到下边表示“0”。 IV双端口RAM 双端口RAM 由1片IDT7132及少许附加电路组成，存放程序和数据。双端口RAM是一种2个端口可同时进行读、写的存储器，2个端口各有独立的存储器地址、数据总线和读、写控制信号。在COP-FLY-I中，双端口存储器的左端口是个真正的读、写端口，用于将数据总线DBUS上的数写入存储器；右端口设置成只读方式，从右端口读出的为指令，被送往指令寄存器IR。 V指令寄存器IR 指令寄存器是1片74273，用于保存从双端口RAM中读出的指令。它的输出IR7～IR4送往组合逻辑控制器、微程序控制器，IR3～IR0送往2选1选择器。 VI程序计数器PC、地址寄存器AR和中断地址寄存器IAR 程序计数器PC、地址寄存器AR、中断地址寄存器IAR跟时序发生器都集成在时序小板上的CPLD内。程序计数器PC向双端口RAM的右端口提供存储器地址PC7～PC0，可将存储器内的指令读出，具有PC复位、自动加1、PC和转移偏量相加的功能。 地址寄存器AR向双端口RAM的左端口提供存储器地址AR7～AR0，可将DBUS上的数据写入存储器，具有具有PC复位、自动加1功能。 中断地址寄存器保存中断时的程序地址PC。 VII微程序控制器 微程序控制器产生COP-FLY-I模型计算机所需的各种控制信号。它由5片HN58C65组成，存放微程序代码。微地址的产生和译码电路也集成在时序小板上的CPLD内。 VIII组合逻辑控制器 组合逻辑控制器由1片大型可编程器件EPM1270组成，产生COP-FLY-I模型计算机所需的各种控制信号。该小板也可以由PC的USB口单独供电，独立工作。可实现部分数字电路和EDA课程的实验。 IX程序下载电路 为了对ROM和RAM芯片实现在线编程，我们在大板上放置了一片单片机，通过PC上的专用软件，即可实现：下载新的微程序到ROM，无需编程器；下载新的测试程序代码到RAM，免去手动输入测试程序代码的繁琐。 1.3模型计算机指令系统 COP-FLY-I模型计算机是个8位机，字长是8位。多数指令是单字指令，少数指令是双字指令。指令使用4位操作码，最多容纳16条指令。 已实现加法、减法、逻辑与、加1、存数、取数、Z条件转移、C条件转移、无条件转移、输出、中断返回、开中断、关中断和停机14条指令。指令系统如表1.1所示。 名称 助记符 功能 指令格式 IR7～R4 IR3 IR2 IR1 IR0 加法 ADD Rd, Rs Rd ← Rd + Rs 0001 Rd Rs 减法 SUB Rd, Rs Rd ← Rd - Rs 0010 Rd Rs 逻辑与 AND Rd, Rs Rd ← Rd and Rs 0011 Rd Rs 加1 INC Rd Rd