06级数字逻辑试卷A.doc

2007 ─2008 学年 第 二 学期 《 数字逻辑 》课程考试试卷( A卷 ) 专业：计科 年级：06级 考试方式：闭卷 学分：4 考试时间：120 分钟 题号 一 二 三 四 五 六 七 八 总分 得分 一、 填空题 (每空 1分，共 20分) 1、数字逻辑电路可分为（ 1 ）和（ 2 ）两大类。 2、十进制数128的二进制数为（ 3 ），十六进制数为（ 4 ）。 3、消除组合逻辑电路中竞争—冒险的常用方法有（ 5 ）、（ 6 ）、（ 7 ）、（ 8 ）。 4、米里（Mealy）型时序逻辑电路的输出是（ 9 ）的函数，莫尔（Moore）型时序逻辑电路的输出是（ 10 ）的函数。 5、T型触发器在时钟作用下的次态Qn+1取决于（ 11 ），其次态方程为（ 12 ）。 6、构造一个模10的同步计数器需要（ 13 ）个状态，需要（ 14 ）触发器。 7、逻辑函数的反函数( 15 )，对偶函数（ 16 ）。 8、十进制数120.5对应的二进制数为（ 17 ），8421BCD码为（ 18 ）。 9、若要使J-K触发器异步置1，，必须使 =（ 19 ），=（ 20 ），而与输入信号J、K及时钟无关。 二、 选择题 (每小题 2分，共 20分) （从下列各题的四个备选答案中选出一个或多个正确答案，并填写在括号内） 1、下列物理量中，属于数字量的有（ ）。 A.开关状态 B.温度 C.交流电流 D.指示灯状态 2、十进制数555的余3码为（ ）。 A.101101101 B.010101010101 C.100010001000 D.010101011000 3、下列触发器中，（ ）可作为同步时序电路的记忆元件。 A. D触发器 B. J-K触发器 C. T触发器 D. 基本RS触发器 4、设计一个8421码加法计数器，至少需要（ ）个触发器。 A卷第 1 页 共 4 页 A. 3 B. 4 C. 6 D. 10 5、下列中规模通用集成电路中，（ ）属于组合逻辑电路。 A. 3线-8线译码器74LS138 B.数据选择器74151 C. 4位二进制加法计数器74LS161 D. 4位双向移位寄存器74194 6、 n个变量可构成（ ）个最小项。 A. n B. 2n C. 2n D. 2n-1 7.、组合逻辑电路输出与输入的关系可用（ ）描述。 A. 真值表 B. 状态表 C. 状态图 D. 逻辑表达式 8、组合逻辑电路中的冒险—竞争是由于（ ）引起的。 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 9、八路数据选择器应有（ ）个数据选择端。 A. 2 B. 3 C. 6 D. 8 10、译码器74138的使能端取值为（ ）时，处于禁止状态。 A. 011 B. 100 C. 101 D. 010 三、 判断题 (每小题 1分，共 10分) （判断下列各题正误，正确的在括号内打“√”，错误的打“×”） 1、由逻辑门构成的电路一定是组合逻辑电路。 （ ） 2、三态逻辑门有三种逻辑值。 （ ） 3、组合逻辑电路中的竞争与冒险是由于逻辑设计错误引起的。 （ ） 4、奇偶校验码不但能发现错误，而且能纠正错误。