DDS芯片AD9832的原理及应用.doc

DDS芯片AD9832的原理及应用 2006.05.07 湖南大学电气与信息工程学院 江玉蓉 周有庆 吴桂清　来自：国外电子元器件 AD9832是AD公司生产的直接数字频率合成器。它体积小、重量轻、操作方便，同时具有极高的频率辩率。文章介绍了直接数字频率合成器（DDS）AD9832的原理，分析了AAD9832的内部结构、引脚功能以及在高频测试仪中的应用。 直接数字频率合成器 DDS AD9832 高频测试仪 直接数字频率合成是一种新的频率合成技术和信号产生方法。直接数字频率合成器（DDS）具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS器件能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，该器件还具有可编程控制的突出优点。因此，直接数字频率合成器得到了越来越广泛的应用，成为当今电子系统及设备中频率源的首选器件。 1 DDS的基本原理 DDS的原理框图如图1所示。图中相位累加器可在每一个时钟周期来临时将频率控制码所决定的相位增量Δphase累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，并根据输入到正弦查询表ROM的相位值取出ROM中与其对应的数字量，然后送到DAC中将其转变为模拟量，最后通过滤波器输出一个很纯的正弦波信号。 其输出频率fout与时钟频率fclk及频率控制码决定的相位增量Δphase有关。可用下式算出： fout=（Δphase/2N）fclk 式中，N是相位累加器的比特数。根据采样定理，DDS的最高输出频率应小于fclk/2，而实际只能达到40%fclk。 DDS的最小频率分辨率可由下式给出： Δfmin=fclk/2N 因此，只要N足够大，即累加器的位数具有足够的长度，以能得以所需的频率分辨率。 2 AD9832芯片介绍 2.1 AD9832的内部结构 AD9832是AD公司生产的一款完整的DDS芯片，它的最高时钟频率可达25MHz。其内部的功能结构图如图2所示。AD9832主要由数控振荡器（NCO）和相位调制器、正弦查询表以及一个10位数模转换器（DAC）组成。其中数控振荡器和相位调制器部分包含两个32位的频率寄存器、一个32位的相位累加器和四个12位的相位寄存器。 2.2 AD9832的引脚功能??? AD9832的主要端口分为数据及控制端口、电源端口以及参考和输出信号端口几部分。这些端口引脚的功能如下： MCLK：数字时钟输入端，该时钟决定了DDS的输出频率精度和相位噪声。 SCLK：串行时钟信号，数据在SCLK的每一个下降沿写入AD9832。 SDATA：16位串行数据输入端。 FSYNC：数据同步信号输入端，当它为低电平时，表示正在输入一个新字。??? FSELECT：频率选择控制器。AD9832有两个频率寄存器FREQ0和FREQ1。当FSELECT=0时，选择FREQ0；当FSELECT=1时，选择FREQ1。可以使用管脚FSELECT或位FSELECT来控制选择使用哪一个寄存器，当使用位FSELECT进行选择时，管脚FSELECT应与DGND相接。 PSEL0，PSEL1：相位选择控制端。AD9832有四个相位寄存器PHASE0、PHASE1、PHASE2和PHASE3。当PSEL0和PSEL1为00时，选择PHASE0；为10时，选择PHASE1；当为01时，选择PHASE2；为11时，选择PHASE3。同样可以用管脚PSEL0，PSEL1或位PSEL0，PSEL1来控制选择使用哪一个寄存器。当使用位PSEL0，PSEL1时，应将管脚PSEL0，PSEL1接DGND。 DVDD：数字电源端（5V±10%或3.3V±10%）。该端口与DGND之间可接0.1μF的去耦电容。 DGND：数字地。 AGND：模拟地。 AVDD：模拟电源端（5V±10%或3.3V±10%）该端与AGND之间可接0.1μF的去耦电容。 FS ADJUST：D/A转换器的满刻度调整端。它与AGND之间需接一个电阻，D/A转换器的满刻度输出电流值与此电阻的大小有关。 REFIN：参考电压输入端。 REFOUT：参考电压输出端。 IOUT：高阻抗电流源输出，使用时必须通过一个负载电阻才能与AGND相连。 COMP：内部参考放大器的补偿端。 3 AD9832在高频测试仪中的应用 高频测试仪是针对电力线载波通道高频参数测试的设备，一般用在发电厂、变电站等场所对高频通道设备的高频参数进行测试。目前广泛使用的测试装置是电平振荡器和选频电平表，两者配合可完成测试工作。 笔者将直接数字频率合成技术引入其中，并采用DSP芯片作为微控制器设计了一台集电平振荡器和选频电平表于一体的智能化的