0Quartus软件使用分析.pptVIP

FPGA+HDL实验 Quartus II 9.1软件使用 DE0的使用 一、实验目的 掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 熟悉一种EDA软件使用； 掌握Verilog设计方法； 掌握分模块分层次的设计方法； 四、层次化的设计输入方法 层次结构图 3.4 电路仿真 仿真模式设置对话框。 3.4 电路仿真 20.点击菜单项Processing-Generate Functional Simulation Netlist，产生功能仿真网表。 3.4 电路仿真 21.点击菜单项Processing-Start Simulation 启动功能仿真。 完成后结果显示如下。 3.5 器件的编程下载 22.为DE0运行3-8译码器配置引脚。点击菜单项 Assignments-Pins。 3.5 器件的编程下载 23. Pins 菜单项执行之后，会出现一个引脚配置窗口。只用该窗口 的下部的列表进行具体信号的引脚指定。 3.5 器件的编程下载 为了将逻辑分配到 FPGA 外围引脚上，必须根据所用的 FPGA 型号配置输出引脚。根据所提供的DE0 用户指导手册，将3-8 译码器的输入与输出分别配置到 DE0 开发板的3个选择开关（SW2，SW1，SW0）以及 8 个 LED（LEDR7-LEDR0）上。 3.5 器件的编程下载 24.全编译文件。完成