实验原理图输入方法分析.pptVIP

实验三： 原理图输入设计方法 (1) 实验目的：学习原理图的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。 (2)实验原理：设计一个频率计，对待测信号的频率进行检测计算并显示。 应用宏模块的原理图设计 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数器 (3) 波形仿真 两位十进制计数器工作波形 2 频率计主结构电路设计 两位十进制频率计顶层设计原理图文件 两位十进制频率计测频仿真波形 3 测频时序控制电路设计 测频时序控制电路 测频时序控制电路工作波形 6.2.4 频率计顶层电路设计 频率计顶层电路原理图(文件：ft_top.gdf) 频率计工作时序波形 5 设计项目的其他信息和资源配置 (1) 了解设计项目的结构层次 频率计ft_top项目的设计层次 引脚锁定 Device View窗 (6)每个电路的原理分析并给出仿真波形。硬件验证，引脚锁定 Clk clock2 70 Fin clock0 2 L[6..0] 数码管8(pio46-40)