基于FPGA的出租车计价器设计总结.doc

信号与信息处理综合应用设计报告 题目：基于FPGA的出租车计费器设计 二级学院 电子信息及其自动化学院 专 业 电子信息工程 班 级 电子2班 学生姓名 许震 学号 11107990326 指导教师 包明 王培容 施邦利 时 间 2014.10.21-2014.11.7  基于FPGA的出租车计价器设计 摘要 介绍了出租车计费器系统的组成及工作原理，简述了在EDA平台上用器件构成该数字系统的设计思想和实现过程。论述了计程模块计费模块动态译码模块等的设计方法与技巧。 随着EDA技术的高速发展，电子系统的设计技术发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。本文介绍了一个以为控制核心、附加一定外围电路组成的出租车计费器系统。随着社会的不断进步，人们生活水平的不断提高，出租车逐渐成为人们日常生活不可缺少的交通工具。而计价器作为出租车的一个重要组成部分，关系着出租车司机和乘客双方利益，起着重要的作用，因而出租车计价器的发展非常迅猛。 2.1，出租车计价器的要求： ◇出租车起步价为8元，行驶过程中大于两公里后每公里1元，中途停止等待时间累计大于三分钟后按每3分钟1元计价。 ◇计价系统里程显示范围为：0~99公里，分辨率1公里。计价费用显示范围为：0~999元，分辨率1元。等待计时器显示范围为：0~60分钟，分辨率1分钟。 2.2计价系统原理： 出租车载客后，启动计费器，整个系统开始运行，里程计数器和时间计数器从0开始计数，费用计数器从8开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态，则计程器开始加计数，超过两公里后每公里1元。若出租车停止等待状态，则计时器开始加计数，当时间超过三分钟后，计费器以每3分钟1元累加。出租车到达目的地停止后，停止计费器，显示总费用。 根据出租车计费器的工作过程，本系统采用分层次、分模块的方式设计，其本系统组成框图如下所示。其中行驶路程计数模块、等待时间计数模块和计费模块，用来统计路程、等待时间和总费用，控制模块是用来控制计费模块，数码管显示模块用来显示行驶的公里数、等待累计时间和总费用等信息。 总设计图： 3 .各模块设计： 3.1分频模块： 3.1.1,计数器的分频模块： 3.1 .2 计数器的分频模块具体框图： 引脚分配： 信号名称 功能描述 方向 宽度 Clk 输入50MHz的时钟信号 input 1 Clk_1 输出经过分频以后的1Hz的时钟信号 output 1 reset 复位信号 input 1 电路设计： 此模块的功能是对总的时钟进行分频，分出的频率是让计数器用的，因为总的时钟是50M的。设计该模块的时候用了一个30位的计数器，当计数器计到25_000000的时候产生时钟。 3.1 .3，计数器的分频模块VerilogHDL源代码： module fenpin(clk,reset,clk_1); input clk,reset; output clk_1; reg clk_1; reg [29:0] count; always@(posedge clk,negedge reset) begin if(!reset) begin count=0; clk_1=1b0; end else if(count= begin count=0; clk_1=!clk_1; end else count=count+1d1; end endmodule 仿真的结果： 3.2，计程模块： 3.2.1，计程模块的框图： 引脚分配 信号名称 功能描述 方向 宽度 start 出租车开启信号 input 1 Clk_1 分频后计时时钟，频率为1Hz Input 1 reset 清零信号 Input 1 lch 计程模块计算出的里程数 Output 8 此模块的功能是计算出租车行驶的路程。在出租车启动并行驶的过程中(即复位/启动信号reset为0，行驶/停止信号start为1)，当时钟clk是上升沿的时候，系统即对里程计数器进行加计数。 3.2.2计程模块的V