中北大学专用集成电路第1章程序.ppt

第一章 概 论 1.1 集成电路的发展历程 1.2 专用集成电路设计要求 1.3 集成电路的分类 1.4 集成电路设计方法 1.1 集成电路的发展历程 1.1.1 半导体集成电路的出现与发展 半导体集成电路的出现和发展经历了以下过程： ·1947～1948年公布。 ·1950年， 成功研制出结型晶体管。 ·1952年， 英国皇家雷达研究所第一次提出“集成电路”的设想。 ·1958年， 美国德克萨斯仪器公司制造出世界上第一块集成电路——双极型晶体管集成电路， 1959年正式公布。 ·1960年， 成功制造了第一块MOS集成电路。 1.1.2 集成电路发展的特点 1. 特点 集成电路的发展特点主要表现在： ·特征尺寸越来越小； ·芯片尺寸越来越大； ·单片上的晶体管数越来越多； ·时钟速度越来越快； ·电源电压越来越低； ·布线层数越来越多； ·输入/输出(I/O)引脚越来越多。 图1 - 1给出各个阶段集成电路产品的照片。 2. 摩尔定律 1960年， 美国Intel公司G.Moore预言集成电路的发展遵循指数规律， 人们称之为“摩尔定律”， 其主要内容如下： (1) 集成电路最小特征尺寸以每三年减小70%的速度下降， 集成度每一年翻一番。 (2) 价格每两年下降一半。 (3) 这种规律在30年内是正确的(从1965年开始)。 历史的发展证实了摩尔定律的正确性。 表1 - 1给出集成电路特征参数的进展情况。 1982年出现的80286芯片中， 共有13.4万只晶体管， 线宽为1.5 μm。 而到1995年， Pentium Pro(TM)芯片就含有550万只晶体管， 线宽为亚微米级0.6 μm。 目前商业化的芯片的线宽为0.18～0.35 μm。 图1-2 (a)和(b) 分别给出80286和Pentium Pro(TM)的芯片显微照片。 目前， 集成电路将朝着两个方面发展： ·一是在发展微细加工技术的基础上， 开发超高速度、 超高集成度的集成电路芯片。 ·二是利用先进的工艺技术、 设计技术、 封装技术和测试技术发展各种专用集成电路(ASIC)， 特别是开发更为复杂的片上系统(SOC)， 不断缩短产品上市时限， 产品更新换代的时间越来越短。 1.2 专用集成电路设计要求 对专用集成电路设计的重要要求有： ·设计周期短； ·设计正确率高； ·硅片面积小、 特征尺寸小； ·低功耗、 低电压； ·速度快； ·可测性好； ·价格低。 1.2.1 关于“速度” 用芯片的最大延迟表示芯片的工作速度， 如(1 - 1)式所示， 延迟时间Tpd 为 1.2.2 关于“功耗” 1. 有比电路与无比电路 芯片的功耗与电压、 电流大小有关， 与器件类型、 电路型式也关系密切。 就MOS集成电路而言， 有NMOS电路、 PMOS电路和CMOS电路之分。 举一个简单的例子， 如图1 - 3 所示， 图 (a) 为NMOS反相器， 图 (b) 为CMOS反相器。 对NMOS反相器而言， 若输入为“1”， 驱动管V1导通， 负载管V2也导通， 输出电平是两个管子分压的结果， 其分压比取决于驱动管和负载管的宽长比。 这种电路称之为“有比电路”。 有比电路有静态电流流过。 CMOS反相器是一个NMOS和PMOS互补的电路， 当输入为“1”时， NMOS管导通， PMOS管截止， 输出电压为“0”。 而当输入为“0”时， NMOS管截止， PMOS管导通， 输出电压为“1”， 即等于 UDD。 这种截止管等效电阻趋于无穷大， 导通管等效电阻趋于零， 一管导通必有另一管截止， 输出电平不分压( UOH= UDD)的电路称为“无比电路”。 有比电路和无比电路的功耗有很大的不同。 显然， 无比电路的功耗比有比电路小。 2. 功耗 1) 静态功耗 静态功耗指电路停留在一种状态时的功耗。 有比电路的静态功耗为  PdQ =ＩP×UDD (1 - 2) 无比电路的静态功耗为 