实验三处理器核心电路的设计及验证重点.pptVIP

* 实验三 处理器核心电路的设计及验证 数字系统EDA技术—实验指导 学时数： 8学时 * 进一步掌握Altera DE2-115开发平台的使用； 掌握Quartus软件设计流程； 掌握一个处理器核心电路的基本结构及设计方法； 掌握状态机的设计方法； 进一步掌握如何编写testBench，并利用Modelsim进行仿真。 实验目的 实验内容 利用层次化的设计方法使用VHDL语言设计一个简单的处理器； 设计一个应用程序用于验证所设计的处理器的功能 * 实验原理--处理器的基本部件 * 8个数据寄存器 1个用于累加的寄存器 1个运算部件ALU 指令寄存器IR 控制单元，使用状态机进行设计 多路选择器 数据存入寄存器 实验原理—IR寄存器 IR寄存器可以使用9位表示。如IIIXXXYYY 其中III表示指令，XXX代表Rx寄存器，YYY代表Ry寄存器。 IR必须连接到16位数据输入脚上(可以是低9位或高9位)。 对于mvi指令，YYY域不用，立即数#D在mvi指令存入IR寄存器后下一个时钟周期由16位数据输入口送入。 * 实验原理--处理器的操作 * 操作 所完成的功能 IR寄存器 mv Rx, Ry Rx -- [Ry] 000 R[n] R[m] mvi Rx, #D Rx -- #D 001 R[n] Non add Rx, Ry Rx -- [Rx] + [Ry] 010 R[n] R[m] sub Rx, Ry Rx -- [Rx] - [Ry] 011 R[n] R[m] 注： n和m为0~7，表示R0~R7相应的寄存器 Non表示该字段无用 实验原理--处理器的操作举例 若IR寄存器值为 000 001 100 则表示执行mv R1, R4 若IR寄存器值为 001 011 000 则表示执行mvi R3, #D #D 的值会在下一个时钟周期通过数据输入口送至处理器的内部总线上。 若IR寄存器值为 010 111 010 则表示执行add R7, R2 若IR寄存器值为 011 101 110 则表示执行sub R5, R6 * 实验原理--指令的操作时序 * T0 T1 T2 T3 mv 从IR中取指令 完成移位操作 mvi 从IR中取指令 完成移位操作 add 从IR中取指令 将Rx值存入寄存器A内 将Ry值送至总线上 完成加法操作并将G值送入Rx寄存器内 sub 从IR中取指令 将Rx值存入寄存器A内 将Ry值送至总线上 完成减法操作并将G值送入Rx寄存器内 实验步骤 整个实验分两部分完成： 处理器代码的编写及其仿真； 利用开发板的资源，编写顶层测试模块的程序编写，并在开发板上完成功能测试。 * 实验步骤--处理器代码的编写及其仿真 为处理器代码创建一个Quartus项目； 根据处理器的功能要求编写VHDL文件并完成综合（可参考实验指导书中的程序编写指南）； 编写功能仿真测试代码，并利用ModelSim对程序进行仿真。 * 代码仿真功能 完成下面五条指令 mvi R(n), #D1 mvi R(n+5), #D2 mv R(n+1), R(n+5) add R(n), R(n+5) sub R(n), R(n+1) 其中n为学号的最后一位数字模8后的值，D1为学号的高4位数字， D2为学号的低4位数字，4位数当作16进制数，若学号中有非数字，则用0表示。 * 例： 学号2012029040114 则： D1为2012，D2为0114 n为4。 对应的五条指令为： mvi R(4), 0x2012 mvi R(2), 0x0114 mv R(5), R(2) add R(4), R(2) sub R(4), R(5) 实验步骤--完成顶层测试模块的编写及验证 * 整个顶层测试模块结构框图（参考） 待验证模块 可参考处理器核模块的仿真测试代码的数据产生方法 参考实验2 去抖动处理 按键一般都是机械弹性开关，按下时闭合，松开后自动断开。 在操作时，触点闭合和开启的瞬间会出现电压抖动，为保证按键识别的准确性，必须进行去抖动处理。 去抖动本质上是一个低通滤波器。 设计原理：消除前沿和后沿的抖动毛刺，提取稳定的按键信息。 设计方法：对一个按键信号，对它进行取样，如果连续n次取样都是低电平或高电平，才认为信号处于稳定状态。 * 去抖动实现 具体实现方法有很多，可以使用计数器或状态机进行设计，下面举一例供参考。 如用计数器，可以检测按键信号，若检测到电平跳变则开始计数，计数值达到n后，则输出电平跳变后的值，