集成电路设计实训讲课剖析.ppt

课程概况 课程名：集成电路设计实训 学分：2 时间：春季学期1-16单周 教学目标： 本课程将向学生提供集成电路设计的理论与实例相结合的培养训练，讲述包括电路设计与仿真、版图设计和验证以及寄生参数提取的完整全定制集成电路设计流程以及CADENCE与IC制造厂商的工艺库配合等内容。通过系统的理论学习与上机实践，学生可掌握集成电路设计流程以及各阶段所使用的工具，并能进行集成电路的设计工作。 教学目的 指导学生学会如何利用现代的EDA工具设计集成电路，培养学生的工程设计意识，启发学生的创新思想。 全面了解集成电路设计、制造、封装、测试的完整芯片制成技术，提高综合运用微电子技术知识的能力和实践能力。 掌握资料查询、文献检索及运用现代信息技术获取相关信息的基本方法；培养学生具有一定的设计，归纳、整理、分析设计结果，撰写论文，参与学术交流的能力。 先修课程要求 – 微电子器件电子学； – 半导体制造工艺； – 模拟集成电路设计； – 模拟集成电路EDA技术； 主要教材及参考书 (1)模拟集成电路设计与仿真，何乐年 王忆编著，科学出版社，2008 (2)半导体集成电路，朱正涌编，北京清华 大学出版社，2001 (3) The art of analog layout, Alan Hastings,北京清华大学出版社，2004 (4) 模拟 CMOS 集成电路设计， ( 美 ) 毕查 德 · 拉扎维著，西安交通大学出版社，2003 课程考核 主要分平时考核和设计报告两个部分。 平时考核包括上课出勤和上机工作，约占 40%； 课程设计报告与答辩约占60% 课程内容 集成电路设计背景介绍 cadence软件使用与技巧 关键模块电路设计与仿真（bias，bandgap，opamp，osc， comparator etc） 电源系统设计（LDO与DC-DC） 版图设计 版图设计规则 版图设计检验  第5周：Full-custom设计方法及工具 2.1 Full-custom设计流程介绍 2.2 原理图输入与电路网表导出 第6周：? 2.3 HSPICE电路仿真 第7周： 2.4 版图编辑 第8周： 2.5 设计规则检查(DRC)与版图电路比对(LVS) 2.6 版图参数提取和后仿真 2.7 分层设计讨论 全定制方法（Full-Custom Design Approach） 半定制方法（Semi-Custom Design Approach） 可编程逻辑器件（PLD：Programmable Logic Device）设计方法 一、全定制方法 全定制集成电路（Full-Custom Design Approach） 适用于要求得到最高速度、最低功耗和最省面积的芯片设计。 即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小。 全定制集成电路 优点： 所设计电路的集成度最高 产品批量生产时单片IC价格最低 可以用于模拟集成电路的设计与生产 缺点： 设计复杂度高/设计周期长 费用高 应用范围 集成度极高且具有规则结构的IC（如各种类型的存储器芯片） 对性能价格比要求高且产量大的芯片（如CPU、通信IC等） 模拟IC/数模混合IC 二、半定制方法 半定制集成电路（Semi-Custom Design Approach）——即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据需求采用不同的半成品类型。 分为门阵列（GA：Gate Array）法和门海（GS：Sea of Gates）法两种 三、可编程逻辑器件设计方法 （PLD：Programmable Logic Device ） 这种器件实际上也是没有经过布线的门阵列电路，其完成的逻辑功能可以由用户通过对其可编程的逻辑结构单元（CLB）进行编程来实现。可编程逻辑器件主要有PAL、 CPLD、FPGA等几种类型，在集成度相等的情况下，其价格昂贵，只适用于产品试制阶段或小批量专用产品。 EDA的四大要素 系统 电路 工具（语言） 版图 IC设计的两大方面 前端设计 后端设计 代工工艺 代工（Foundry）厂家很多，如： 无锡上华（0.6/0.5 ?mCOS和4 ?mBiCMOS工艺) 上海先进半导体公司(1 ?mCOS工艺) 首钢NEC(1.2/0.18 ?mCOS工艺) 上海华虹NEC(0.35 ?mCOS工艺) 上海中芯国际(8英寸晶圆0.2